新型寬可調(diào)范圍CMOS電調(diào)諧第二代電流傳輸器(ECCII)

胡許光，王衛(wèi)東

(桂林電子科技大學(xué)信息與通信學(xué)院，廣西桂林541004)

?

新型寬可調(diào)范圍CMOS電調(diào)諧第二代電流傳輸器(ECCII)

胡許光，王衛(wèi)東*

(桂林電子科技大學(xué)信息與通信學(xué)院，廣西桂林541004)

摘要:提出了一種具有寬電流可調(diào)諧范圍的新型CMOS電調(diào)諧第二代電流傳輸器(ECCII)，通過引入基于差分差動電流傳輸器(DDCC)的對數(shù)反對數(shù)電流放大器，使電流增益通過偏置電流連續(xù)可調(diào)，在一定偏置電流下，調(diào)節(jié)系數(shù)0＜k≤10。輸入端采用的軌對軌結(jié)構(gòu)通過在其第二級加入共源共柵電流鏡，提高了電壓跟隨精度。采用SMIC 0.18 μm CMOS工藝參數(shù)，在±1 V的供電電源條件下，用Spectre對電路進行仿真。結(jié)果表明:vx/vy和iz/ix的－3 dB帶寬分別為300 MHz和155 MHz，電壓跟隨精度為0.997，功耗為1.642 4 mW。經(jīng)驗證，該電路可用于設(shè)計可調(diào)諧連續(xù)時間電流模式濾波器，具有廣泛的應(yīng)用前景。

關(guān)鍵詞:電調(diào)諧第二代電流傳輸器;寬可調(diào)范圍;對數(shù)反對數(shù)電流放大器;差分差動電流傳輸器;電流模式濾波器

近年來，電流模式電路因其在帶寬、速度、精度方面相比于電壓模式電路有著更加明顯的優(yōu)勢，受到越來越多學(xué)者的關(guān)注，其中一種有名的電流模式電路是第二代電流傳輸器，第二代電流傳輸器作為最有用的積木塊被廣泛應(yīng)用于電流模式濾波器的設(shè)計。

然而，第二代電流傳輸器的電流輸出端通常只具有單位增益，這使得其很難應(yīng)用于可調(diào)諧性電路的設(shè)計。因此，具有電調(diào)諧性能的第二代電流傳輸器受到更多的研究，一些文獻中提出了基于電流平方電路的ECCII［1－2］，通過控制電流Ia調(diào)節(jié)Iz=(Ib/Ia) Ix，但是由于電路的固有弊端，|Ib|+|Ix|≤2Ia，而Ib又必須同時滿足Ib≥Ix，使得輸入電流的范圍及傳輸精度都受到了限制，且電路的電流傳輸增益可調(diào)范圍很小，另外一些文獻采用了其他方式實現(xiàn)電流可調(diào)，雖然有所改進，但是電流傳輸增益可調(diào)范圍依然不是很理想，本文通過引入基于差分差動電流傳輸器的對數(shù)反對數(shù)電流放大器，設(shè)計了一種新型的電調(diào)諧第二代電流傳輸器(ECCII)，突破了以往電路的弊端，使得該電流傳輸器具有更寬的電流增益調(diào)節(jié)范圍，并將提出的電路應(yīng)用于電流模式濾波器的設(shè)計，驗證了電路的實用性。

1　電路結(jié)構(gòu)描述

理想情況下，電調(diào)諧第二代電流傳輸器(ECCII)的電路符號如圖1所示，其端口電流、電壓關(guān)系如下矩陣方程所示:

由式(1)可知，ECCII的X端電壓跟隨Y端電壓，Z端電流跟隨X端電流，且Z端電流可被電調(diào)諧，調(diào)節(jié)系數(shù)為k。

圖1　ECCII的電路符號

1.1基于差分差動電流傳輸器(DDCC)的對數(shù)反對數(shù)電流放大器

差分差動電流傳輸器［3］(DDCC)端口電壓，電流關(guān)系可用以下矩陣方程表示:

眾所周知，當(dāng)二級管工作在導(dǎo)通狀態(tài)時，伏安特性曲線呈指數(shù)規(guī)律變化，利用這種特性，采用4個二極管與DDCC的X端、Y端口連接可實現(xiàn)增益可控的電流放大器，電路符號如圖2所示。

圖2　對數(shù)反對數(shù)電流放大器［4］

由圖2可得:

聯(lián)立式(3)～式(8)最終可得:

Ia、Ib只流經(jīng)二極管，完全沒有受限于以往電路的弊端，通過調(diào)節(jié)偏置電流Ia、Ib的值即可控制輸出端達到更高的電流增益，提出電路采用全CMOS管集成，故二極管可利用NMOS或PMOS管實現(xiàn)，但PMOS作為二極管在工藝上實現(xiàn)起來比較復(fù)雜，故電路中采用NMOS管實現(xiàn)二極管功能，工藝上需要采用深N阱工藝將作為二極管使用的NMOS管隔離，實現(xiàn)其襯底電位自由選擇，從而使襯底到漏極的PN結(jié)導(dǎo)通。圖3給出了單個NMOS管作為二極管使用得到的伏安特性曲線，曲線呈指數(shù)規(guī)律變化.

圖3　NMOS管作為二極管的原理圖仿真

1.2電調(diào)諧第二代電流傳輸器(ECCII)

利用提出的電流增益可調(diào)電流放大器，可設(shè)計出電調(diào)諧第二代電流傳輸器［3－5］，電路原理圖如圖4所示。電路主要由3個模塊組成，軌對軌輸入級、基于正負極性差分差動電流傳輸器(DDCC±)的電流放大器、偏置電路。

圖4　新型電調(diào)諧第二代電流傳輸器(ECCII)

1.2.1軌對軌輸入級

ECCII的前級采用軌對軌結(jié)構(gòu)作為輸入級，因此具有很大的共模電壓輸入范圍，NMOS差分對管M4、M5和PMOS差分對管M6、M7作為軌對軌輸入端。M11～M13形成自偏置結(jié)構(gòu)，不需要加額外的偏置電壓，即可將電流分別鏡像到M1和M10，為差分對管提供偏置電流，M2、M3和M8、M9構(gòu)成差分輸入電路的有源負載。M22、M23、M24、M25構(gòu)成共源共柵電流鏡，M20、Mf分別連接到M22、M23的漏極，這樣可以減小M2、M3之間的電流誤差，同理，M18、M19連接到M14、M15、M16、M17組成的共源共柵電流鏡，減小了M8、M9之間的電流誤差，因此提高了電壓跟隨精度，通過小信號模型分析:

1.2.2基于正負極性差分差動電流傳輸器(DDCC±)的電流放大器

電路中采用了兩個極性相反的電流放大器，起初通過偏置電路給他們提供相同的直流偏置，保證二極管工作在導(dǎo)通狀態(tài)，最后在輸出端偏置電流相互抵消，只保留信號電流。這樣當(dāng)X端輸入交流小信號時，信號可以在Z端精確跟隨，不會出現(xiàn)失真，因為在信號的整個周期內(nèi)，二極管都工作在導(dǎo)通狀態(tài)。正負極性的電流放大器分別由DDCC+、DDCC－和二極管構(gòu)成。二極管采用圖2中的連接方式與DDCC連接。DDCC+中所有晶體管均工作在飽和區(qū)，除差分對管M3A、M4A、M5A、M6A外，其余管子的源極均與襯底連接，因此可以忽略體效應(yīng)對閾值電壓的影響。體效應(yīng)對于差分對管M3A、M4A、M5A、M6A的閾值電壓具有相同的變化量影響，因此也可以忽略，所以整個這部分電路中晶體管的閾值電壓不受體效應(yīng)影響。晶體管M38～M41用來減小M1A與M2A之間的電流誤差，提高電路的跟隨精度。M40、M42提供負反饋，確保X端的電壓盡量獨立于流過X端的電流。同理，DDCC－只是將輸出的電流極性取反，其余部分工作原理和DDCC+相同。

1.2.3偏置電路

考慮二級管的單向?qū)ㄐ裕_保輸出電流不失真，需要一個偏置電路給電流放大器的輸入端提供偏置，晶體管M30～M37構(gòu)成偏置電路，M36、M37是分壓電阻，M30～M34構(gòu)成低壓共源共柵電流鏡［6］，M32、M35將電流同比例鏡像出來。采用低壓共源共柵電流鏡是考慮既可以提高電流傳輸?shù)木龋挚梢越档碗妷河喽鹊南摹?/p>

2　電路仿真結(jié)果與分析

為了驗證電路的實際性能，對圖4中的電調(diào)諧電流傳輸器電路用Spectre進行模擬仿真。仿真參數(shù)采用SMIC 0.18 μm CMOS工藝參數(shù)，電源電壓VDD = －VSS=1 V，V1=－500 mV，V2=－100 mV，V3=－750 mV，Ib=10 μA，M30～M35構(gòu)成的低壓共源共柵電流提供的偏置電流為20 μA，電路的靜態(tài)功耗為1.642 4 mW。

首先分析靜態(tài)特性，X端接阻抗為10 kΩ的電阻，掃描Y端－1 V～1 V之間的直流電壓，得到圖5(a)所示的X端跟隨Y端的電壓靜態(tài)特性曲線。從圖5(a)可以看出，在－1 V～1 V的范圍內(nèi)，X端電壓精確跟隨Y端電壓。當(dāng)Z端接10 kΩ負載，在Ia=Ia1分別取10 μA、30 μA、50 μA、70 μA、90 μA、100 μA時，掃描Z端電流跟隨X端電流的特性曲線，掃描范圍為－20 μA～20 μA，Z端電流跟隨X端電流特性曲線如圖5(b)所示，由圖可知，在給定的偏置電流范圍內(nèi)，調(diào)節(jié)系數(shù)k最大可達到10。

圖5　靜態(tài)特性

再分析電路中X端電壓跟隨Y端電壓的交流特性，X端接10 kΩ電阻，Y端加幅度為100 mV，頻率為1 MHz的正弦交流信號，在曲線平坦范圍內(nèi)vx/vy=0.997，－3 dB帶寬為300 MHz，傳輸特性曲線如圖6(a)所示。當(dāng)Z端接10 kΩ負載，在Ia=Ia1分別取10 μA、30 μA、50 μA、70 μA、90 μA、100 μA時，測試Z端電流對X端電流的交流傳輸特性，測試結(jié)果如圖6 (b)所示，當(dāng)Ia= Ia1= 10 μA，即k=1時，在曲線較平坦的范圍內(nèi)滿足iz/ix= 1.004，－3 dB帶寬155 MHz。

圖6　傳輸特性曲線

最后測試了X端口寄生電阻及Z端對X端瞬態(tài)電流特性曲線。圖7(a)即為X電壓跟隨X電流變化關(guān)系，由圖可得X端寄生電阻小于36 Ω。當(dāng)X端輸入幅度為5 μA，頻率為500 kHz的正弦信號，Z端接10 kΩ負載，在Ia=Ia1分別取10 μA、30 μA、50 μA、70 μA、90 μA、100 μA時，分析了Z端對X端瞬態(tài)電流特性關(guān)系，如圖7(b)所示。電流傳輸器版圖設(shè)計使用SMIC 0.18 μm CMOS工藝來實現(xiàn)，版圖面積約為95 μm×55 μm，如圖7(c)所示。

圖7　傳輸電流特性曲線及傳輸器版圖

表1列出了圖4電路性能參數(shù)與文獻［2，7］對比結(jié)果，從表中可以看出，相比于參考文獻［2，7］，電路具有更大的調(diào)節(jié)系數(shù)k，更寬的帶寬以及較低的功耗。

表1　提出電路與參考文獻電路性能參數(shù)比較

3　提出電路應(yīng)用于濾波器的設(shè)計

為了驗證提出電調(diào)諧電流傳輸器的性能，參考文獻［8］中的結(jié)構(gòu)，如圖8所示，將其應(yīng)用于濾波器的設(shè)計［8－12］，由圖8可知:

圖8　利用ECCII構(gòu)成的濾波器電路

式中:ki是ECCII+的電流增益，低通和高通濾波器的增益分別為k3/k2，1和－k1，特征頻率ω0和品質(zhì)因子Q的表達式如下所示:

通過以上分析，令C1= C2= 100 pF，R1= 5 kΩ，R2=10 kΩ，k1=k2=1，則Q=0.707，特征頻率f0=225 kHz，當(dāng)k3=1，如圖9可得濾波器的低通、高通、帶通曲線，測得實際的特征頻率為223 kHz，與理論值f0= 225 kHz十分接近。在不改變其他參數(shù)的情況下，可以通過調(diào)節(jié)k3改變低通濾波器的增益，本文測試了k3從1調(diào)節(jié)到10時的低通曲線，如圖10所示，當(dāng)k3=10時，最大增益達到20 dB，與理論值相符。

圖9　所構(gòu)成濾波器的低通、高通、帶通曲線

圖10　低通濾波器的增益可調(diào)特性曲線

4　結(jié)束語

本文提出了基于對數(shù)反對數(shù)電流放大器寬可調(diào)范圍的新型CMOS電調(diào)諧第二代電流傳輸器(ECCII)，該電流傳輸器具有輸入電壓動態(tài)范圍大，跟隨精度高、電流傳輸增益可調(diào)范圍大的特點，增益調(diào)節(jié)因子0＜k≤10。采用SMIC 0.18 μm CMOS工藝參數(shù)，在±1 V的供電電源條件下，用Spectre對電路進行仿真，vx/vy、iz/ix的－3 dB帶寬分別為300 MHz和155 MHz，電壓跟隨精度為0.997，功耗僅為1.642 4 mW。經(jīng)驗證，提出的電調(diào)諧第二代電流傳輸器可用于設(shè)計可調(diào)諧連續(xù)時間電流模式濾波器。

參考文獻:

［1］宋樹詳，嚴(yán)國萍.一種新型CMOS電諧調(diào)第二代電流傳輸器(ECCII)［J］.半導(dǎo)體技術(shù)，2007，32(12) :1077－1080.

［2］Song Shuxiang，Xie Hongguo，Huang Shoulin.A New CMOS Electronically Tunable Current Conveyor Based on Programmable Current Amplifier［C］/ /Proc ICEICE，2011:1043－1046.

［3］Hu Jianping，Xia Yinshui，Xu Tiefeng.A New CMOS Differential Difference Current Conveyor and Its Applications［C］/ /Proc ICCCAS，2004，2(6) :1156－1160.

［4］Kumngern M.A New CMOS Second Generation Current Conveyor with Variable Current［C］/ /Proc ICCAS，2012(10) :272－275.

［5］Tare M H，Soliman A M.New CMOS DVCC Realization and Application to Instrumentation Amplifier and Active RC Filters［J］.International Journal of Electronics and Communications，2010，64(1) :47－45.

［6］畢查德·拉扎維.模擬CMOS集成電路設(shè)計［M］.陳貴燦，程軍，張瑞智，等譯.西安:西安交通大學(xué)出版社，2003:116－121.

［7］李沁蓮，陳向東，王麗娜，等.一種電壓控制CMOS電調(diào)諧第二代電流傳輸器(ECCⅡ)［J］.微電子學(xué)與計算機，2011，28(6) :62－66.

［8］Shahra Minaei，Onur Korhan Sayin，Hakan Kuntman.A New CMOS Electronically Tunable Current Conveyor and Its Application to Current-Mode Filters［J］.IEEE Transactions on Circuits and Systems，2006，53(7) :1448－1457.

［9］王衛(wèi)東.現(xiàn)代模擬集成電路原理及應(yīng)用［M］.北京:電子工業(yè)出版社，2008:222－225.

［10］Abolila A H M，Hamed H F A，Hasaneen E S A M.High Performance Wideband CMOS Current Conveyorfor Low Voltage Low Power Applications［J］.Proc ISSPIT，2010:433－438.

［11］Abdalla K，Bhaskar D，Senani R.Configuration for Realising a Current-Mode Universal Filter and Dual-Mode Quadrature Single Resistor Controlled Oscillator［J］.Circuits，Devices and Systems，IET，2012，6(3) :159－167.

［12］Alzaher H，Tasadduq N，Al-Ammari S.Optimal Low Power Complex Filters［J］.IEEE Transactions on Circuits and Systems，2013，60(4) :885－895.

胡許光(1989－)，男，漢族，安徽安慶人，桂林電子科技大學(xué)信息與通信學(xué)院碩士研究生，研究方向為專用集成電路設(shè)計，1059479910@ qq.com;

王衛(wèi)東(1956－)，男，漢族，桂林電子科技大學(xué)碩士生導(dǎo)師，教授，主要研究方向為模擬集成電路及電流模技術(shù)方面的研究。

Design of a Logic Circuit to Improve LED Driver Visual Refresh Rate

LI Guanhua，WANG Weidong*
(School of Information and Communication Engineering，Guilin University of Electronic Technology，Guilin Guangxi 541004，China)

Abstract:In order to improve the quality of image of LED display，a logic circuit which can improve the LED display visual refresh rate was designed.A display cycle can be divided into 32 segments in the circuit，each segment consists of 128 gray clocks cycle，and duty cycle is controlled by 12 bit gray-scale data.Compared with traditional PWM and S-PWM，the logic circuit of PWM can improve visual refresh rate，the maximum visual refresh rate can be increased 32 times; and it can also make up shortcoming of the S-PWM(Scrambled-PWM) when at low gray-scale data.Simulation in Cadence software and verified the feasibility of the design on the development board.

Key words:LED display; logic circuit; pulse width modulation; refresh rate

中圖分類號:TN432

文獻標(biāo)識碼:A

文章編號:1005－9490(2015) 03－0521－05

收稿日期:2014－06－28修改日期:2014－07－22

doi:EEACC:4260D; 1250B10.3969/j.issn.1005－9490.2015.03.011