基于FPGA的電力系統(tǒng)諧波智能檢測裝置的設(shè)計

國網(wǎng)四川省電力公司電力科學(xué)研究院 劉 睿 陳 凌

長沙三友儀器設(shè)備有限公司 萬望龍 張建國

基于FPGA的電力系統(tǒng)諧波智能檢測裝置的設(shè)計

國網(wǎng)四川省電力公司電力科學(xué)研究院 劉 睿 陳 凌

長沙三友儀器設(shè)備有限公司 萬望龍 張建國

電力系統(tǒng)的諧波污染對人們的日常生活帶來了嚴重的影響。本文研發(fā)了一款電力系統(tǒng)諧波智能檢測裝置，系統(tǒng)以FPGA芯片EP1C12Q240C8為核心，由CT/PT傳感器采集電網(wǎng)諧波信號，經(jīng)低通濾波器、AD轉(zhuǎn)換電路后，通過FFT檢測電網(wǎng)中諧波成分，發(fā)送至上位機并通過LCD顯示檢測結(jié)果。經(jīng)過現(xiàn)場測試，系統(tǒng)穩(wěn)定可靠。

諧波檢測；FPGA；傅里葉變換；Nios II

1 引言

隨著科學(xué)技術(shù)的發(fā)展，越來越多的電力電子裝置和電力設(shè)備作為非線性負載運行在電網(wǎng)中，產(chǎn)生了大量的無功和諧波，因為供電系統(tǒng)和輸電線路具有隨頻率變化的阻抗，各次諧波電流流過電網(wǎng)時就會產(chǎn)生一定的電壓降，疊加在供電電壓上，引起電網(wǎng)電壓波形發(fā)生畸變，使供電質(zhì)量下降，對電網(wǎng)造成了極大的“污染”，給電力系統(tǒng)的安全運行帶來了極大的危害。目前國外諧波智能檢測裝置的生產(chǎn)廠家中，法國施耐德和以色列埃爾斯浦公司主要生產(chǎn)在線監(jiān)測系統(tǒng)，德國西門子和日本日置公司主要生產(chǎn)便攜式監(jiān)測裝置。國內(nèi)也有一些科研院所和企業(yè)對諧波智能檢測系統(tǒng)進行研發(fā)和制造，與國外相比還存在一定的差距，主要體現(xiàn)在：缺乏統(tǒng)一的行業(yè)規(guī)范；監(jiān)測諧波的數(shù)據(jù)指標不全，缺乏整體的數(shù)據(jù)整合；人機交互方面還有待改進?；诖耍疚脑O(shè)計了一款誤差小，實時性強，精度高的電力系統(tǒng)諧波智能檢測裝置。

圖1 系統(tǒng)原理框圖

2 系統(tǒng)總體設(shè)計方案

系統(tǒng)硬件電路組成如圖1所示。主要包括傳感器、低通濾波電路、AD轉(zhuǎn)換電路、FPGA最小系統(tǒng)、RS232通信接口電路、鍵盤顯示電路和電源電路等。系統(tǒng)以FPGA為核心，由高精度CT/PT傳感器采集電網(wǎng)電壓、電流信號，通過低通濾波器對信號進行處理后，經(jīng)AD轉(zhuǎn)換電路，送FPGA進行諧波分析，利用RS232通訊接口發(fā)送至上位機，并通過LCD顯示。

3 系統(tǒng)硬件電路的設(shè)計

3.1 FPGA最小系統(tǒng)

FPGA模塊是系統(tǒng)的核心，主要完成諧波信號的分析處理，與上位機的通信等功能。FPGA器件采用Alters公司的EP1C12Q240C8芯片。該芯片支持Nios II處理器；具有12060個邏輯單元（LE）；52個M4K存儲塊；234Kbits隨機存取存儲器（RAM）；2個鎖相環(huán)；內(nèi)部有8個全局時鐘；173個可用的I/O引腳；支持各種單端I/O標準，如LVCMOS、LVTTL和SSTL-2等；具有在系統(tǒng)編程（ISP）的能力和多次編程能力；具有包括Flash內(nèi)存訪問接口的特性。由于芯片EP1C12Q240C8的內(nèi)部資源有限，需要擴展片外的存儲器，用于存儲程序和保存運算結(jié)果。本文根據(jù)Nios II處理器提供的存儲器接口，擴展2片SRAM 和1片F(xiàn)LASH。SRAM采用512K字的芯片IDT7I V416，兩片SRAM經(jīng)過拼接達到512K雙字的存儲空間。FLASH采用存儲空間為8M字節(jié)的芯片AM29LV065。芯片內(nèi)核采用1.5V電壓供電，I/O引腳可以根據(jù)系統(tǒng)需要選擇1.5V、1.8V、2.5V和3.3V四種供電方式，本文將FPGA的I/O引腳選擇為3.3 V供電，可以直接與5V的輸入信號匹配，對于輸出信號則需要設(shè)計3.3 V到5V的轉(zhuǎn)換電路。

3.2 傳感器電路

本文采用了高性能CT/PT電流、電壓互感器將電網(wǎng)信號線性變換為±2.5V的交流電壓信號。電網(wǎng)信號為0~± 15A的交流電流信號和±150V~±390V的交流電壓信號，互感器采集信號的精度決定了系統(tǒng)的精度等級。因此，對互感器的線性度、線性范圍、相移和和高頻衰減等指標參數(shù)都有嚴格的要求。按照諧波檢測系統(tǒng)的要求，互感器的非線性度須小于0.1%；線性范圍須大于系統(tǒng)的輸入范圍，且有20%的裕量；相移須小于5度?；ジ衅鲗τ诟叽沃C波有較強的衰減作用，通常表現(xiàn)為低通濾波器。按照上述指標要求，本文選用的CT/PT電流、電壓互感器有效的防止了波形在采樣源頭產(chǎn)生的畸變。

3.3 低通濾波電路

為了完整地采集所需信號，本文設(shè)計了一個二階有源低通濾波器減少高頻信號的混疊誤差。電路如圖2所示。

截止頻率：

電壓放大倍數(shù)：

品質(zhì)因素：

即：采樣頻率是信號最高頻率信號的8倍以上，可以進一步減小高頻信號的混疊誤差。

圖2 低通濾波電路

3.4 AD轉(zhuǎn)換電路

本文的A/D轉(zhuǎn)換電路采用了ADI公司的芯片AD7656，該芯片內(nèi)置了六個16位的低功耗逐次逼近型ADC，每個通道轉(zhuǎn)換時間的最大值為3.1uS，采樣頻率為250kSPS，內(nèi)置了低噪聲、寬帶寬采樣保持放大器，可處理輸入信號的頻率最高為12MHz。具有一個高速并行接口和高速串行接口。內(nèi)置2.5V片內(nèi)基準電壓源，也允許連接外部參考電壓?？刹捎谩?V電壓供電。將芯片3個CONVST引腳連在一起，由FPGA芯片的PLL信號控制，可以實現(xiàn)六個ADC進行同步采樣。當BUSY信號變?yōu)榈碗娖綍r表示數(shù)據(jù)轉(zhuǎn)換結(jié)束，F(xiàn)PGA選通和信號（/B= 0），通過并行總線依次讀出六通道的A/D轉(zhuǎn)換值。

4 系統(tǒng)軟件的設(shè)計與測試

系統(tǒng)軟件的功能主要是完成諧波的分析和有效值計算等工作，運算的數(shù)據(jù)量大而且要求速度快，適合采用FPGA來完成此類工作。人機交互和通信功能由Nios II處理器系統(tǒng)來完成。系統(tǒng)程序流程如圖3所示。

系統(tǒng)初始化包括FPGA初始化、數(shù)據(jù)存儲、傳輸串口、液晶初始化和AD轉(zhuǎn)換初始化。數(shù)據(jù)采集程序主要是控制A/D轉(zhuǎn)換器對CT/PT互感器輸出的模擬信號進行采樣，再將A/D轉(zhuǎn)換器輸出的數(shù)字信號送給數(shù)據(jù)處理程序，完成FFT運算、有效值計算和諧波分析等，從而得到電壓、電流有效值，以及各次諧波幅值等電網(wǎng)參數(shù)值，最后將運算結(jié)果存入RAM中，等待Nios II處理器的訪問。

本文利用Quartus II自帶的FFT IP核完成FFT運算，采樣數(shù)據(jù)的長度為512點，采用I/O數(shù)據(jù)流結(jié)構(gòu)，不需要停止FFT IP核數(shù)據(jù)流的進出，允許輸入數(shù)據(jù)連續(xù)處理，輸出連續(xù)的復(fù)數(shù)流結(jié)果。系統(tǒng)初始化后，完成8個周波采樣點再進行第一次FFT運算，每次利用最新的1個周波采樣點和之前的7個周波采樣點完成下一次的FFT運算，這樣1秒就可以完成50次電網(wǎng)基波和諧波各項參數(shù)的檢測。

Nios II處理器系統(tǒng)的程序包括數(shù)據(jù)的后處理程序、設(shè)置程序、顯示程序和通信程序等。數(shù)據(jù)的后處理程序主要是完成對用戶邏輯區(qū)域的數(shù)據(jù)處理模塊結(jié)果進行處理，得到數(shù)據(jù)對應(yīng)的真實值。設(shè)置程序主要是針對按鍵做出響應(yīng)，包括設(shè)定供電電壓的偏差，設(shè)定電網(wǎng)諧波電壓的限值(%)、設(shè)定電力系統(tǒng)頻率的偏差和三相電壓的不平衡度。顯示程序?qū)⑺鶞y各個電參量的結(jié)果顯示在液晶顯示屏上。通信程序根據(jù)上位機的命令按要求將計算結(jié)果通過RS232協(xié)議發(fā)給上位機，上位機利用Matlab中的串行通信接口接收數(shù)據(jù)并做相應(yīng)的處理。

圖3 程序流程圖

本文設(shè)計的產(chǎn)品已經(jīng)通過實際測試，測試選用XL813標準諧波源，幅值為220V，頻率為50Hz的基波電壓，并在基波上疊加3~19次諧波，測試結(jié)果如表1所示。

表1 諧波信號檢測結(jié)果（電壓單位：V）

從表1可以看出，所測數(shù)據(jù)的誤差均滿足要求，符合GB/T14549-93《電能質(zhì)量公用電網(wǎng)諧波》標準中B級測量儀器的精度要求，能較好的進行公共電網(wǎng)中諧波的檢測與分析處理工作。

5 小結(jié)

電力系統(tǒng)諧波檢測的速度和精度受多方面因素的影響，其中速度的主要因素就是所采用處理器的性能，而影響精度的主要因素是非同步采樣所造成的誤差。本文設(shè)計的基于FPGA的電力系統(tǒng)諧波智能檢測裝置很好的解決了上述兩個問題。該裝置由高精度的CT/PT傳感器采集電網(wǎng)諧波信號，經(jīng)低通濾波器、AD轉(zhuǎn)換電路后，送FPGA檢測電網(wǎng)中諧波成分，將檢測結(jié)果發(fā)送至上位機并通過LCD顯示。經(jīng)過現(xiàn)場測試，該系統(tǒng)穩(wěn)定可靠，抗干擾能力強，測試數(shù)據(jù)準確，可以實時更新，具有一定的實用價值。

[1]熊杰鋒,李群,等．電力系統(tǒng)諧波和間諧波檢測方法綜述[J]．電力系統(tǒng)自動化,2013,11(37):125-133．

[2]Arrillaga J．,Watson N．R．著,林海雪,等譯．電力系統(tǒng)諧波(第二版)[M]．中國電力出版社,2008．

[3]梁海霞．基于FPGA的電力系統(tǒng)諧波檢測裝置的研制[D]．山東大學(xué),2008．

[4]劉亞鋒．基于FPGA的電能質(zhì)量分析系統(tǒng)的設(shè)計與實現(xiàn)[D]．武漢理工大學(xué),2013．

[5]Chen Ying,Lin Qingsheng．New Research on Harmonic Detection Based on Neural Network for Power System[J]．2009 Third International Symposium on Intelligent Information Technology Application,2009(2):113-116．

圖7 110kV文三變實施實例

4 結(jié)論

高壓帶電顯示裝置是防止電氣誤操作的必要技術(shù)措施，文章介紹了一種基于避雷器泄漏電流式高壓帶電顯示裝置的設(shè)計原理、裝置組成以及裝置特點。針對該類型高壓帶電顯示裝置，總結(jié)以下幾點優(yōu)缺點供施工人員參考：

（1）避雷器泄漏電流型高壓帶電顯示安裝簡單、維護方便：只需旁路避雷器引下線即可，不需要停電；穩(wěn)定可靠：信號源從傳感器中間穿過，能夠不受相鄰相或者相鄰線路的電場的影響，可靠、準確地指示所測線路或設(shè)備的帶電狀態(tài)，杜絕了誤動和拒動；

（2）由于其信號源取自避雷器泄漏電流，對于未裝設(shè)避雷器線路間隔無法正常安裝施工；

（3）對于組合電器設(shè)備，電場感應(yīng)型設(shè)備無法通過線路側(cè)閘刀進線感應(yīng)電壓安裝高壓帶電顯示裝置，而避雷器泄漏電流型高壓帶電顯示裝置可以彌補此空白。

參考文獻

[1]GB/T 25081-2010．高壓帶電顯示裝置(VPIS)．

[2]孫振權(quán),顧紅偉,李彥明．高壓帶電顯示及閉鎖裝置現(xiàn)狀及發(fā)展前景[J]．2009(8)．

[3]王宇宇,唐宗軍等．高壓帶電顯示閉鎖裝置的設(shè)計與開發(fā)[J]．2009(9)．

[4]許一聲,李梅君．場強型高壓帶電顯示裝置[J]．2005(10)．

[5]曾邵莆．高壓帶電顯示裝置的設(shè)計分析與應(yīng)用[J]．電氣技術(shù),2012(7)．

[6]上海海靈動力工程研究所．GSW(N)型高壓帶電顯示閉鎖裝置說明書[Z]．2010．

[7]蔣勇．DXN-Q型高壓帶電顯示裝置技術(shù)問題分析．高壓電器[J]．2005(12)．

劉睿（1973—），女，高級工程師，從事電氣設(shè)備狀態(tài)評價。