基于改進遺傳算法的模擬電路參數自動化設計

李紅磊，劉家學

（中國民航大學 航空自動化學院，天津 300300）

模擬電路自動化設計方法和工具缺乏，設計成本高。近二十年學者對模擬電路的自動化設計進行了大量研究，早期的 Koza 等人研究的遺傳編程（Genetic Programming， GP）[1]和Lohn等提出的軌跡編碼方法[2]都能完成電路的自動進化，但運算量巨大且前期需要大量的編程工作，移植難度較高。文獻[3]將理想模型和遺傳算法相結合進行運算放大器的設計，簡化了運算量，文獻[4]提出包含多目標適應度評估的自適應遺傳算法，提高了進化的尋優(yōu)能力，但這些方法著重電路結構的設計。隨著模擬電子技術的不斷進步，在振蕩器、放大器、濾波器等很多應用領域，模擬電路已具有比較成熟的電路結構，如何根據不同的性能要求，快速準確的完成電路參數設計，是設計人員日益關心的問題。

文中用電路性能達標程度的加權和作為適應度評價函數，建立了模擬電路數學評價模型。采用競爭擇優(yōu)交叉算子提高了子代優(yōu)生率，加快了算法的收斂速度，運用自適應和超突變相結合的改進交叉變異策略，增強了算法局的部搜索能力。針對遺傳算法搜索結果與常用元件參數難以匹配的缺點，通過限定可選參數集，將最優(yōu)染色體基因所代表的元件參數轉變成可行參數。

1 模擬電路評價模型的建立

模擬電路的結構復雜多樣，難以根據其物理意義建立統(tǒng)一的數學模型，因此提出以電路性能達標程度建模的思想。電路性能的設計要求可以分三類描述，第一類是要求某性能等于指定值，例如振蕩電路的中心頻率，濾波器的截止頻率等；第二、三類是要求某性能大于或小于指定值，例如放大電路的放大倍數，電路的工作電流等。設fi（x）為第i個性能目標的性能方程，fbesti為相應的設計目標值。則性能達標程度函數描述如下

3）第三類設計要求：ui（x

模擬電路的設計一般為多目標設計，根據重要程度為每個目標賦予權值則適應度評價函數可如式（4）表示。

2 遺傳算法的改進

2.1 競爭擇優(yōu)交叉算子

常規(guī)遺傳算法中一對父代染色體只產生一對子代，難以保證子代個體的優(yōu)良性。模擬自然界生物一對父代產生多個子代，并且子代個體也存在相互競爭的現(xiàn)象，結合兩點交叉策略建立不同于常規(guī)遺傳算法的交叉算子[6－7]。設 xm=（xm1，xm2，…，xmn），xf=（xf1，xf2，…，xfn）為選中的一組父代染色體，通過交叉產生8個子代染色體：

表示 xmk、xfk中較大基因，min（xmk，xfk）（1≤k≤n）表示 xmk、xfk中較小基因。八個子代染色體覆蓋了整個父代基因域，從中選出適應度最高的兩個作為子代個體，通過競爭提高子代優(yōu)生率。

2.2 突變策略

模擬電路參數取值區(qū)間跨度大，單一的變異尺度難以兼顧各參數的進化需求，應根據每個元件參數取值特點分別確定變異基準尺度，設 x=（x1，x2，…，xk，…，xn）為選中突變染色體，xk為選中變異基因，l∈（0，1）。μk為 xk的變異尺度，應根據元件取值區(qū)間和取值特點確定大小，設Lk為xk取值區(qū)間長度，α根據情況，一般取0.1～0.2。突變算子可描述如下

2.3 交叉、變異策略

進化前期，為實現(xiàn)種群多樣性的目標，需要提高交叉概率。進化后期，為了保護優(yōu)良個體，通用做法是將優(yōu)良個體的交叉概率設置很低甚至為零，但這種方法導致了遺傳算法可能陷入局部最優(yōu)解的隱患。染色體突變打破了子代繼承父代的基因進化模式，為進化提供了更多的可能性，在變異尺度合適的前提下，突變具有遠超交叉的局部搜索能力，因此對高適應度個體采用高突變的進化策略。交叉概率和突變概率如下所示

式中fmax為最大個體適應度，fbest為理想適應度，favg為種群平均適應度，f為要交叉的兩個個體中較大的適應度，f′為要變異個體的適應度值，Pc1=0.9，Pc2=0.1，Pm1=0.4，Pm2=0.1，Pm3=1。 對于適應度大于0.99fbest的高適應度個體采用精英保留策略，如果突變后適應度降低，則仍將突變前個體納入子代，防止高突變對精英個體的破壞[8－9]。

2.4 最優(yōu)解的可實現(xiàn)處理

設計人員能夠選用的元件參數是有限的，而遺傳算法求出解是一段連續(xù)區(qū)間內的隨機搜索結果，導致遺傳算法求出的元件參數雖然能夠滿足性能要求，但卻難以完成實際應用。因此需要對遺傳算法的結果做進一步的處理，用Objecti表示基因xi的可選元件集，Gm（xi）表示處理后的xi，則可實現(xiàn)化處理可描述如下

為減小基因可實現(xiàn)化處理對適應度的影響，先處理取值限制最大的基因，接著以盡量保持適應度不變?yōu)槟繕?，重新計算未處理基因的值，再對限制較大基因進行可行化處理，重復上述過程，直到所有基因處理完畢。

3 應用實例

電壓控制振蕩器（VCO）是一種振蕩頻率隨外加電壓變化的振蕩器，是現(xiàn)代通信系統(tǒng)電路中的重要單元。VCO核心結構[10]如圖1所示，目標性能參數如表1所示。

3.1 建立適應度評價函數

決定振蕩頻率的元件是 C1、C2、CV、CS、L，因此染色體向量為 x={L，CV，C1，C1，Cs}。 CV是調諧用壓控電容，選用變容二極管BB202，它在反向電壓0～5 V區(qū)間內具有很好的線性度和較大的容值域度6～25 pF。為保證電路具有最好的調頻區(qū)間，當CV=1/2Cd=15 pF時，振蕩頻率應恰好等于調頻區(qū)間的中心頻率。VCO的振蕩頻率性能方程為

圖1 克拉普振蕩電路原理圖Fig.1 Clapp oscillation circuit schematic

表1 壓控振蕩電路技術參數Tab.1 The parameters of VCO

理論調諧下限頻率為fmin=fCV=25pF，調諧上限頻率為fmax=fCV=6pF，中心頻率達標程度函數u1（xi）和調諧范圍達標程度函數 u2（xi）可由式（11）～（14）表示，適應度評價函數如式（15）所示。

3.2 確定搜索區(qū)間、變異尺度

振蕩頻率較高時三極管的極間電容也會成為振蕩頻率的影響因素，因此C1、C2的取值應大于極間電容。Cs與C1、C2構成串聯(lián)關系，為保證CV的變化能夠起到足夠的頻率調節(jié)作用，Cs的取值應小一些，從而削弱C1、C2對振蕩頻率的影響比重。本文電感用線徑0.1mm的漆包線繞制，線圈直徑6mm，因為線圈繞制匝數越多，自分布電容越大且自諧振頻率越低，所以線圈匝數控制在2至10圈。通過以上分析確定各參數的搜索區(qū)間和變異基準尺度如表2所示。

3.3 結果分析

初始種群數量、進化代數設為50。采用VC++作為程序設計平臺，算法流程如下：

表2 參數搜索區(qū)間Tab.2 The searching space of the parameters

1）隨機產生初始種群，由n個實數染色體構成，每個基因代表一種元件參數。

2）計算種群最佳適應度fbest，種群平均適應度favg。

3）輪盤賭選出父代個體，計算交叉概率Pc、遺傳概率Pm，交叉變異產生子代種群，并計算種群最佳適應度fbest，種群平均適應度favg。

4）是否達到最大進化代數。若達到停止，若未達到，轉到第三步。

5）對最佳適應度進行可實現(xiàn)處理，之后停止。

運行結果如圖2所示，由于采用子代競爭擇優(yōu)的交叉策略，改進遺傳算法進化初期種群的最佳適應度就有了很大提高，隨著進化代數的提高，傳統(tǒng)遺傳算法進化逐漸停滯，而改進遺傳算法的最佳適應度仍在不斷提高，證實了改進遺傳算法在進化后期具有更強的局部搜索能力。表3為處理前后元件參數對照，可以看出，培養(yǎng)后的參數對設計人員更具實踐意義。

圖2 改進前后遺傳算法最佳適應度曲線Fig.2 The optimal fitness curve of the normal and improvement genetic algorithm

表3 可實現(xiàn)處理前后參數變化Tab.3 The changes of parameters before and after the realizable treatment

利用表3提供參數制作振蕩電路，其中電感的制作如表4所示。由于電容容差、BB2O2的特性誤差以及電感制作誤差等干擾因素的存在，實際電路振蕩頻率可能偏離115MHz，需手動微調線圈間距進行修正。為解決工作溫度變化引起的中心頻率的抖動，用鎖相環(huán)芯片提供變容二極管輸入電壓。用示波器檢測振蕩電路中心頻率，結果如圖3所示。

表4 103nH電感制作Tab.4 The production of 103nH inductance

圖3 振蕩電路中心頻率示波器觀測圖Fig.3 The oscilloscope graph of oscillating circuit's center frequency

4 結束語

文中結合模擬電路特點，利用性能達標程度建立評價函數。并對遺傳算法做了幾點改進，采用競爭擇優(yōu)交叉算子提高子代優(yōu)生率，基于精英保留的高突變策略提高了算法的局部搜索能力。通過可實現(xiàn)處理，完成遺傳算法最優(yōu)解到可行解的轉變。仿真結果表明，算法的收斂速度和尋優(yōu)精度都得到了有效提高。壓控振蕩電路的設計成功驗證了方案的可行性，設計人員可以通過修改適應度函數，將該方案應用于其他模擬電路的設計。但此方案對設計者的知識、經驗要求較高，如何將模擬電路設計師的知識融入剛方案，實現(xiàn)電路參數和結構的全自動化設計還有待進一步研究。

[1]Lohn JD，Colombano SP.Acircuit representation technique for automated circuit design[J].IEEE Transactions on Evolutionary Computation，1999，3（3）:205-219.

[2]Koza JR，Bennett FH，Andre D，et al.Automated synthesis of analog electrical circuits by means of genetic programming[J].IEEE Transactions on Evolutionary Computation，1997，1（2）:109-128.

[3]張左釗，宋紹民.基于理想模型和遺傳算法的模擬電路自動化設計研究[J].電子技術應用，2008（4）:47-53.ZHANG Zuo-zhao，SONG Shao-min.Research of automated design of analog circuit based on idealized model and genetic algorithm[J].Application of Electronic Technique，2008（4）:47-53.

[4]鄭維山，彭藝頻，張萌，等.一種新的CMOS模擬單元單路優(yōu)化設計方法[J].應用科學學報，2006，3（2）:150-153.ZHENG Wei-shan，PENG Yi-pin，ZHANG Meng.Anew design method in CMOS analog cell circuit optimization[J].Journal of Applied Sciences，2006，3（2）:150-153.

[5]梁戈超，何怡剛，朱彥卿.基于模糊神經網絡融合遺傳算法的模擬電路故障診斷法 [J].電路與系統(tǒng)學報，2004，4（2）:54-57.LIANG Ge-chao，HE Yi-gang，ZHU Yan-qing.Method of analog circuit fault diagnosis based on fuzzy neural network and genetic algorithm[J].Journal of Circuits and Systems，2004，4（2）:54-57.

[6]任子武，傘冶.實數遺傳算法的改進及性能研究[J].電子學報，2007，35（2）:269-274.REN Zi-wu，SAN Ye.Improvement of rea-lvalued genetic algorithm and performance study[J].Acta Electronica Sinica，2007，35（2）:269-274.

[7]任子武，傘冶.自適應遺傳算法的改進及在系統(tǒng)辨識中應用研究[J].系統(tǒng)仿真學報，2006，18（1）:41-43.REN Zi-wu，SAN Ye.Improved adaptive genetic algorithm and its application research in parameter identification[J].Journal of System Simulation，2006，18（1）:41-43.

[8]Sangameswar Venkatraman，Gary G.Yen.ASimple Elitist Genetic Algorithm for Constrained Optimization [J].Computational Intelligence and Security，2006 International Conference，2006（1）:402-405.

[9]Chu M，Allstot D J.Elitist nondominated sorting genetic algorithm based RF IC optimizer[J].IEEE Transactions on Circuits and Systems I:Regular Papers，2005，52 （3）:535-545.

[10]鈴木憲次.高頻電路設計與制作[M].北京：科學出版社，2005:84-93.