ADP2381穩(wěn)壓芯片的過壓保護ATE測試研究

俞加偉，齊金鵬，姚 黃

（東華大學(xué) 信息科學(xué)與技術(shù)學(xué)院，上海 201600）

隨著經(jīng)濟的發(fā)展，科技的騰飛，集成電路的集成度跟隨著不斷提高，芯片的尺寸逐漸縮小，單位面積的功耗以及引腳數(shù)量逐漸增加。因此，伴隨著測試的難度和成本必然越來越高。目前在半導(dǎo)體廠家中，大規(guī)模數(shù)字集成電路測試已完全依賴于自動測試設(shè)備 （Automatic Test Equipment，簡稱ATE）。對于IC測試工程師而言，其主要的任務(wù)是根據(jù)被測器件（Device Under Test，簡稱 DUT）的產(chǎn)品規(guī)范（Specification or Datasheet）要求，利用ATE的軟、硬件資源對DUT施加激勵信號、收集響應(yīng)信號，最后將兩者對比，得到DUT功能和電參數(shù)的詳細電性能測試報告[1]。

文中以 ADI（Analog Devices,Inc）公司的電源管理芯片ADP2381穩(wěn)壓芯片的過電壓保護功能為例，簡要介紹集成電路的ATE的測試設(shè)計。

1 硬件部分

大規(guī)模數(shù)字集成電路測試開發(fā)主要分為：硬件電路的開發(fā)和測試軟件的開發(fā)。

圖1 測試系統(tǒng)的基本測試框圖Fig.1 The basic block diagram of the test system to test

硬件部分主要是根據(jù)DUT的封裝形式、最高時鐘頻率、ATE的資源配置和接口板卡形式等方面的因素合理的選擇測試插座（Socket）和設(shè)計制作測試負(fù)載板（Loadboard）。測試負(fù)載板的作用是為DUT和ATE通道資源之間提供可靠、高效的硬件連接。對于大規(guī)模、高頻數(shù)字器件，測試負(fù)載板的設(shè)計制作尤為重要，需要經(jīng)驗豐富的PCB工程師完成，否則會對測試結(jié)果造成意想不到的影響[2]。

2 軟件部分

2.1 連接性測試

連接性測試的作用主要有兩方面：一方面是驗證硬件部分的測試負(fù)載板質(zhì)量，看其是否能穩(wěn)定、可靠地連接DUT和ATE通道；另一方面是檢測儀器的內(nèi)部引線是否有開路或短路的缺陷。一般來說器件的每個引腳都有泄漏、保護電路，是兩個首尾相接的二極管，一端接VDD，另一端接VSS。連接性測試的原理是將DUT的所有引腳接地，調(diào)用ATE中的PMU（Precision Measurement Unit）單元對DUT的所有引腳逐個進行加流測壓，通常情況下施加的電流范圍在100~500μA之間，如果測得的電壓在0.2~1.5 V之間則連接性正常，若小于0.2 V則說明引腳存在短路情況，若大于1.5 V則說明引腳存在開路情況。

2.2 功能測試

功能測試的目的是驗證器件是否能夠?qū)崿F(xiàn)設(shè)計制造的各種工作模式。功能測試的第一步需要得到的測試圖形和對應(yīng)的時序文件，每一種工作模式對應(yīng)一個測試圖形文件和時序文件。一般情況下，功能測試時器件的輸出端帶小電流負(fù)載，輸入電平、時鐘頻率和信號間時序關(guān)系都會選擇范圍較寬的數(shù)值，這樣做的目的是初步驗證器件的基本功能。電源電壓會選擇三種模式：標(biāo)準(zhǔn)電壓、最低供電電壓、最高供電電壓。也就是說同樣的測試圖形和時序會在不同電源電壓下運行三次[3]。

2.3 參數(shù)測試

參數(shù)測試又分為兩大類：直流參數(shù)測試和交流參數(shù)測試。直流參數(shù)測試中主要包括以下幾組參數(shù)：

1）輸出高電平電壓VOH和輸出低電平電壓VOL；

2）輸入高電平信號時漏電流IIH和輸入低電平信號時IIL；

3）高阻態(tài)漏電流IOZH和IOZL；

4）靜態(tài)電源電流；

5）動態(tài)電源電流。

直流參數(shù)測試的核心原理就是歐姆定律。測電壓就是調(diào)用ATE中的PMU模塊對DUT相應(yīng)引腳加流測壓，測電流就是調(diào)用PMU模塊或DPS（DevicePower Supply）模塊對DUT相應(yīng)引腳加壓測流。大部分直流參數(shù)可以在功能測試中動態(tài)的采樣得到，這時需要注意的是電源電壓、輸入電平、輸出負(fù)載電流應(yīng)該選擇最嚴(yán)酷的狀態(tài)組合進行測試。

交流參數(shù)測試中主要包括以下幾組參數(shù)：

1）傳輸延遲測試；

2）建立、保持時間測試；

3）最高時鐘頻率。

交流參數(shù)測試的目的是保證器件在正確的時間發(fā)生狀態(tài)轉(zhuǎn)換。交流參數(shù)測試的核心方法是：采用Linear或Binary的搜索方式在器件輸出波形中找到對應(yīng)的狀態(tài)轉(zhuǎn)換點，記錄ATE中TMU模塊測量到的該點時間值。多數(shù)交流參數(shù)直接測量值需要經(jīng)過二次計算才能得到與產(chǎn)品規(guī)范上對應(yīng)的值[3]。

3 測試流程

測試流程主要由以下幾部分組成:搭建硬件電路、編寫測試程序、生成并施加測試向量、自動接收并判斷測試響應(yīng)、自動分析并記錄測試結(jié)果等。

通用ATE不提供專門的穩(wěn)壓芯片配置功能，需要設(shè)計并制作針對不同型號電源芯片測試的硬件電路板，電路板上包括測試所需的外圍電路以及對應(yīng)的配置芯片。為了保證高速信號的傳輸，差分信號要按照等長差分線布線，差分信號的兩條差分線應(yīng)該盡量靠近，為了避免干擾要遠離其他走線，高速的信號也要進行等長布線的處理，以保證并行信號不會發(fā)生時間偏移。硬件電路安裝在ATE的PB（Performance Board）上，主要實現(xiàn)信號的傳輸，DUT與PB接觸的每個管腳都有唯一的號碼標(biāo)識，以保證每個管腳都有與ATE相連的測試通道，可與ATE進行I/O的信號傳輸。

測試步驟大致分為以下幾步：

1）將PC和ATE通過GPIO串口鏈接；

2）將DUT安裝到ATE的PB上；

3）將生成的測試圖形文件和測試程序?qū)階TE中，以確保調(diào)試成功；

4）執(zhí)行連接性測試；

5）執(zhí)行各功能測試項目。

ATE按照程序中設(shè)定好的函數(shù)順序，依次執(zhí)行測試，測試過程中，所有的測試項目不出現(xiàn)“Alarm”和“Fail”時測試通過。

4 ADP2381的過壓保護測試設(shè)計

4.1 ADP2381介紹

ADP2381是一款電流模式控制，同步，降壓型DC-DC穩(wěn)壓器。它集成了44毫歐的功率MOSFET和一個低邊驅(qū)動器以提供高效率的解決方案。ADP2381在4.5~20 V的輸入電壓下運行，并且可以提供6 A的輸出電流。輸出電壓可以從0.6 V調(diào)至輸入電壓的90%。ADP2381的開關(guān)頻率可以在250 kHz~1.4 MHz之間編程選擇，或固定在290 kHz、550 kHz。其同步功能可以使開關(guān)頻率被同步至外部時鐘，以盡量減少系統(tǒng)中的噪聲。

外部補償和可調(diào)軟啟動提供使得設(shè)計更加靈活。電源良好輸出提供了簡單，可靠的電源排序。其他功能還包括可編程欠壓鎖定（UVLO），過電壓保護（OVP），過電流保護（OCP）和熱關(guān)斷（TSD）。 ADP2381在-40°C至+125°C的結(jié)溫范圍內(nèi)工作，采用16引腳TSSOP_EP封裝?？蓱?yīng)用于網(wǎng)絡(luò)和服務(wù)器、通信基礎(chǔ)設(shè)施、醫(yī)療保健和醫(yī)療、中間電源軌轉(zhuǎn)換、工業(yè)和儀器儀表、直流到直流負(fù)載點應(yīng)用。

圖2 ADP2381引腳排列圖Fig.2 Pin Configurations of ADP2381

ADP2381的設(shè)計要求有：

輸入電壓：4.5 V到20 V；集成 44 mΩ高側(cè) MOSFET；0.6 V±1%的過溫基準(zhǔn)電壓；連續(xù)輸出電流6A；可編程開關(guān)頻率：250 kHz至1.4 MHz；同步到外部時鐘：250 kHz至1.4 MHz；180°異相同步；可編程 UVLO（欠壓鎖定）；電源良好輸出；外部補償；具有外部可調(diào)節(jié)的選項的內(nèi)部軟啟動；啟動進入預(yù)充電輸出；支持ADIsimPower設(shè)計工具。

4.2 過電壓保護（Over Voltage Protection）

ADP2381電源管理芯片測試包括眾多功能模塊，包括頻率測試、最小開關(guān)時間測試、欠壓鎖定測試、靜態(tài)電流測試、關(guān)斷電流測試、限流閾值測試等。文中只介紹ADP2381的OVP（過壓保護）功能的測試方案。ADP2381提供過壓保護功能以保護系統(tǒng)免受輸出短路到較高電壓或發(fā)生強烈的負(fù)載瞬變。當(dāng)反饋電壓增大到0.7 V時，內(nèi)部高側(cè)MOSFET和低側(cè)驅(qū)動器被關(guān)斷，直到FB引腳電壓減小到0.63 V。此時，ADP2381恢復(fù)正常運行。

4.3 測試回路設(shè)計

1）如圖3所示連接電路；2）設(shè)置 PVIN=12 V；

3）設(shè)置測試模式寄存器；

4）將Vfb的電壓從0.6 V逐步升到0.8 V，觀察SYNC引腳的波形，當(dāng)它變成高電平，記錄FB引腳的電壓；

5）將Vfb的電壓從0.8 V逐步降到0.6 V，觀察SYNC引腳的波形，當(dāng)它變成低電平，記錄FB引腳的電壓；

6）觸發(fā)點：上升 0.66 V，下降 0.63 V。注：掃描速度應(yīng)低于0.1 V/ms[5]。

圖3 OVP測試回路Fig.3 Test loop of OVP

定制的測試板預(yù)先設(shè)計了測試過程中需要用到各個功能模塊的測試回路，各個回路中設(shè)置了開關(guān)，通過ATE控制開關(guān)的通斷實現(xiàn)電路的連接，以下為過壓保護連接回路的代碼：

thehdw.Utility.Pins（"K1，K9，K5").State=tlUtilBitOn

thehdw.Wait 5*ms

thehdw.Pins（"EN_HSD").StartState=chStartLo

thehdw.Pins（"EN_HSD").InitState=chInitLo

thehdw.Digital.ConnectPins（"EN_HSD")

Call DCVI_FVMI（"PVIN_DC30"， 5， 0.1， 10)

thehdw.Wait 5*ms

thehdw.Digital.Patterns.Pat（UNLOCK_PAT).Run

4.4 主要測試代碼

為了測試FB引腳在升降壓測試掃描時在幾伏的時候跳變，我們選出了150顆芯片作為樣品進行測試，以下列出五組測試數(shù)據(jù)：

在150組數(shù)據(jù)中，根據(jù)數(shù)據(jù)分析原則，去除明顯錯誤的數(shù)據(jù)，在合理范圍內(nèi)，升壓選擇最大跳變值0.72 V，降壓選擇最小跳變值0.63 V。測得的跳變值用于進行FinalTest時測試代碼的編寫。

表1 升降壓跳變值Tab.1 Boost-buck transition value

測試程序的開發(fā)環(huán)境是使用微軟的VBA。VBA是Visual Basic的一種宏語言，是微軟開發(fā)出來在其桌面應(yīng)用程序中執(zhí)行通用的自動化（OLE)任務(wù)的編程語言。主要能用來擴展Windows的應(yīng)用程式功能，特別是Microsoft Office軟件。也可說是一種應(yīng)用程式視覺化的Basic腳本。也被ATE測試工程師常用作測試工具。以下為FinalTest的過壓保護測試代碼：

Call DCVI_FVMI（"FB_DC30"， 0.67， 0.02， 10)

thehdw.Wait 3*ms

If test_of_type=1 Then

thehdw.DCVI.Pins（"FB_DC30").voltage=0.72

thehdw.Wait 3*ms

NC_Voltage=thehdw.DCVI.Pins（"SYNC_DC30").Meter.Read（tlStrobe， 5， 12500#)

For Each nsite In TheExec.Sites.Active

If NC_Voltage（nsite)>3 Then OV_Rising（nsite)=1

Else OV_Rising（nsite)=0

End If

Next nsite

End If

測量SYNC引腳的電平，若SYNC引腳為高電平（>3 V）則內(nèi)部高側(cè)MOSFET和低側(cè)驅(qū)動器被關(guān)斷，過壓保護測試通過，反饋 OV_Rising（nsite)置 1；若 SYNC引腳為高電平（<=3 V），則內(nèi)部高側(cè)MOSFET和低側(cè)驅(qū)動器未被關(guān)斷，過壓保護測試未通過，反饋OV_Rising（nsite)置0。

5 結(jié)束語

文中針對ADP2381的自身特點，將軟件測試技術(shù)合理地引用到芯片測試中，并結(jié)合ATE的優(yōu)勢，對ADP2381自動化測試方法進行研究，以商用自動測試設(shè)備為依托，實現(xiàn)了ADP2381內(nèi)部邏輯的自動化測試。后續(xù)工作中，以文中列舉出的過壓保護功能測試為思路，再進行芯片的頻率測試、最小開關(guān)時間測試、欠壓鎖定測試、靜態(tài)電流測試、關(guān)斷電流測試、限流閾值測試等。將ATE用于軟件測試，可縮短測試環(huán)境的開發(fā)周期和測試周期，完成復(fù)雜的測試項目，更可以完成芯片批量生產(chǎn)所需要的巨大測試工作量，并且ATE具有較強的通用性，為軟件的自動化測試提供了更廣闊的前景。

[1]劉濤，張崇巍．SoC芯片測試設(shè)備現(xiàn)狀[J]．電子工業(yè)專用設(shè)備，2009，176：1-9．

[2]BradLehman.A Designing Method for Paralleling Current Mode Controlled DC-DC Converters[C]．IEEE Transactions on power electronics vol.19 no.3 May 2004．

[3]Manu Jain.M.Daniele.Praveen K.jain.A Bidirectional DC-DC Converter Topology for Low Power Application[C]．IEEE Transactions on power electronics vol.15 no.4 July 2000．

[4]簡貴胄，葛寧，馮重熙．靜態(tài)時序分析方法的基本原理和應(yīng)用[J]．計算機工程與應(yīng)用，2002，38（ 14)：115－116．JIANWei-zhou，GENing，F(xiàn)ENG Chong-xi.The basic principle and the application of static timing analysis method[J].ComputerEngineeringand Application，2002，38（14）:115-116.

[5]李行善，左毅，孫杰．自動測試系統(tǒng)集成技術(shù)[M]．北京:電子工業(yè)出版社，2004．

[6]Justin J，Lindstrom L，Jain A．Using a plug-in model to simplify and enhance ATE test software capabilities[C]//Proc of AUTOTESTCON．Anaheim，CA：IEEE，2012:105－107.

[7]Scheck G．Reducing the cost of ATE software development[C]//Proc of AUTOTESTCON．Anaheim，CA：IEEE，2012：224－226．

[8]Evans A C．The new ATE:protocol aware[C]//Proc of IEEE international test conference．Santa Clara，CA:IEEE，2007：1－10．