星載計算機雙冗余CAN總線模塊設計與實現(xiàn)

劉 蕾，常 亮，李華旺

（1.中國科學院上海微系統(tǒng)所 上海 200050；2.上海微小衛(wèi)星工程中心 上海 200120）

隨著電子技術(shù)的進步和芯片集成化技術(shù)的發(fā)展，衛(wèi)星平臺電子設備呈現(xiàn)小型化、集約化、智能化的發(fā)展趨勢。SoC（System On a Chip）作為一種新的系統(tǒng)集成技術(shù)，可以將一個單板系統(tǒng)甚至整個控制系統(tǒng)的功能集成在一塊芯片中實現(xiàn)，不僅可以提高星載電子設備集成度，減小體積重量，提高功能密度，而且可以提高性能和系統(tǒng)的總體可靠[1-2]。

本文采用基于Flash為基礎的SmartFusion2系列FPGA芯片作為星載計算機平臺，該芯片將可配置模擬部件、大容量Flash內(nèi)存構(gòu)件、全面的時鐘生成和管理電路，以及基于Flash的高性能可編程邏輯模塊集成在單片器件中。與此同時，F(xiàn)PGA內(nèi)部集成了高效的ARM內(nèi)核——Cortex-M3，可以直接替換傳統(tǒng)的MCU+FPGA組合。

1 系統(tǒng)綜述

星載計算機作為衛(wèi)星平臺的核心部件，采用總線網(wǎng)絡與星載其他電子設備進行互連通信，實現(xiàn)對衛(wèi)星的多模塊控制、星上資源的優(yōu)化與重組、整星綜合信息處理等工作。本系統(tǒng)采用CAN總線將各個單機模塊連接在一起，構(gòu)建一個可以有效的支持分布式控制的串行通信網(wǎng)絡。

綜合電子艙內(nèi)部集成了多個模塊，以Cortex-m3微控制器作為主控制單元，各單機模塊傳送的數(shù)據(jù)通過特定的通信接口將控制信號送給星載計算機微控制器模塊，并進行統(tǒng)一的數(shù)據(jù)處理與任務調(diào)度。系統(tǒng)平臺包含大容量存儲管理單元模塊，大容量存儲管理單元由獨立的處理器接受載荷的數(shù)據(jù)并存儲到4G bits的flash，根據(jù)中央處理單元的要求對大容量存儲單元進行操作，為存儲載荷的有效數(shù)據(jù)提供了保障。

衛(wèi)星系統(tǒng)功能與信息流如圖1所示。

2 硬件設計

2.1 微控制器模塊設計

微控制器模塊是綜合電子艙的核心模塊，主要負責集中完成星上的數(shù)據(jù)處理、衛(wèi)星飛行控制任務和姿態(tài)軌道數(shù)據(jù)處理等。基于商用器件SmartFusion2為平臺的星載計算機，集成FPGA、ARM?CortexTM-M3處理器硬核，以及可編程模擬資源于一體的器件，能夠?qū)崿F(xiàn)完全可定制系統(tǒng)設計和IP保護能力，而且便于實現(xiàn)軟硬件協(xié)同設計[3]。

圖1 衛(wèi)星信息流框圖Fig.1 Information flow diagram of the satellite

FPGA模塊提供的資源如圖2所示，主要包括：500000邏輯門單元，大于1 Mbit的RAM模塊，可用I/O引腳數(shù)大于300個。FPGA內(nèi)嵌的處理器內(nèi)核是CortexTM-M3，主頻為166 MHZ，支持的外設有10/100/Mbps的網(wǎng)絡，USB2.0接口、CAN2.0控制器接口、UART串行調(diào)試接口等。存儲單元主要存儲系統(tǒng)的應用程序代碼及記錄數(shù)據(jù)，由NOR FLASH存儲器和DDR SDRAM組成。主內(nèi)存是系統(tǒng)運行時代碼執(zhí)行的區(qū)域，也是應用程序臨時變量和中間數(shù)據(jù)的存放空間，它的讀寫速度直接影響到了系統(tǒng)的計算效率，因此需要盡量提高主內(nèi)存的訪問速度和空間大小。本系統(tǒng)中使用DDR SDRAM作為系統(tǒng)的主內(nèi)存，保證內(nèi)存訪問時間和內(nèi)存容量不會成為影響系統(tǒng)性能的瓶頸[4-5]。

2.2 CAN模塊設計

由于星載計算機本身處在惡劣的工作環(huán)境，在系統(tǒng)設計開發(fā)時必須首要考慮其本身的可靠性及容錯能力，所以為保證通信接口的可靠性，本系統(tǒng)采用冗余備份模式設計CAN接口模塊。硬件邏輯結(jié)構(gòu)如圖3所示，CAN總線冗余設計采用控制器冗余模式，由兩個CAN收發(fā)器、兩個CAN控制器和單CPU組成。兩條數(shù)據(jù)通道完全獨立、互不影響。與此同時，雙CAN模塊采用熱備份工作模式，主用設備和備用設備同時處于上電運行狀態(tài)，且同步進行數(shù)據(jù)采集、數(shù)據(jù)處理和計算。但是備份設備的數(shù)據(jù)處理不起作用，僅當主用設備失效時，CPU才會選擇快速響應備用設備的中斷，并接收備用設備的數(shù)據(jù)。

圖2 微控制器模塊架構(gòu)圖Fig.2 Microcontroller module of the satellite

圖3 雙冗余CAN總線模塊系統(tǒng)結(jié)構(gòu)圖Fig.3 Redundant technology for the CAN bus

2.3 CAN總線冗余模塊設計

基于SmartFusion2的SoC設計平臺僅在APB_1總線上掛載了單一CAN2.0控制接口，為實現(xiàn)硬件冗余設計，利用了SoC提供的FPGA可編程邏輯資源實現(xiàn)了獨立的SJA1000 CAN控制器。

如圖4所示，由VHDL語言設計實現(xiàn)SJA1000 CAN IP軟核的設計并生成系統(tǒng)可配置的動態(tài)模塊，主控單元Cortex-M3通過高級外設總線（APB3）總線接口將數(shù)據(jù)輸出，CAN總線控制器經(jīng)過一個SRAM（報文緩沖器）與從設備實現(xiàn)通信并對數(shù)據(jù)報文進行預處理。

HDL程序在Libero IDE集成環(huán)境中完成，使用VHDL硬件描述語言編寫代碼，并編寫相關的測試代碼進行功能驗證。

3 軟件設計

CAN總線控制器的功能配置和行為由主控制器Cortex-M3設置的C程序完成，在SoftConsole集成開發(fā)環(huán)境中完成。

圖4 IP核實現(xiàn)CAN備用節(jié)點結(jié)構(gòu)圖Fig.4 Redundant CAN node implemented by the IP core

根據(jù)SJA1000設計的CAN控制器和微控制器自帶的CAN控制器構(gòu)成了CAN總線上的雙冗余備份模式。兩者在內(nèi)存中的映射起始地址分別為：0x40015000u和0x70000000u。由于兩種CAN控制器的IP核不同，需要根據(jù)每個控制器采用的協(xié)議設計CAN設備的驅(qū)動程序。

1）單節(jié)點驅(qū)動設計

Cortex-M3內(nèi)部集成的CAN控制器對如圖5所示，控制器從CAN總線上接收和發(fā)送串行數(shù)據(jù)，并將數(shù)據(jù)傳遞給報文處理器。報文處理器基于當前的過濾設置以及報文對象存儲器中的標識符，將合適的報文內(nèi)容載入與之對應的報文對象。報文處理器還負責根據(jù)CAN總線的事件產(chǎn)生中斷；報文對象存儲器是一組32個完全相同的存儲模塊，可為每個報文對象保存其當前的配置、狀態(tài)以及實際數(shù)據(jù)。用戶可直接配置報文對象存儲器完成數(shù)據(jù)的發(fā)送和接收配置。

CAN總線節(jié)點的軟件設計主要包括CAN節(jié)點初始化、報文發(fā)送和報文接收。使用控制器之前，需設置CAN的工作時鐘（40 MHz）并配置用于傳輸CAN信息的GPIO管腳。

2）冗余程序設計

系統(tǒng)使用了兩條完全獨立的CAN總線數(shù)據(jù)通道，實現(xiàn)了物理層、數(shù)據(jù)鏈路層的全面冗余。獨立的控制器能夠檢測到自己通道的故障，但CAN協(xié)議規(guī)范定義的數(shù)據(jù)鏈路層和部分物理層并不完整，需要通過軟件冗余模塊來實現(xiàn)總線狀態(tài)的監(jiān)控、網(wǎng)絡故障的診斷和標識處理。

圖5 CAN控制器主節(jié)點框圖Fig.5 Schema of the main CAN node

在熱冗余的情況下，本地節(jié)點主控制器同時打開兩個總線控制器的中斷。當網(wǎng)絡其他節(jié)點發(fā)送數(shù)據(jù)幀/請求幀時，如果一個CAN控制器到它相對應的總線上的任一環(huán)節(jié)發(fā)生故障，則相應的總線控制器不會產(chǎn)生中斷，控制器收到的數(shù)據(jù)則是另一個沒有產(chǎn)生故障的總線上的數(shù)據(jù)。如果本地兩個總線控制器同時接收到同一個報文，并分別向主控制器Cortex-M3申請中斷。當有一個總線控制器申請成功時，則在中斷服務程序中關閉中斷，進行數(shù)據(jù)處理。如果接收到的報文有效，主控制器則對數(shù)據(jù)進行處理，處理完畢后，加入低延時、清除所有的中斷并在退出前打開所有的中斷。另一個CAN總線控制器的中斷，如果是同時到達的則被清除，如果是稍后到達的，則會因為中斷處理程序的延時也同樣會被清除。如果接收到的報文無效，主控制器將清除本次控制器申請的中斷，退出中斷處理函數(shù)。此時，另一個CAN總線控制器的中斷會被響應，主控制器會判斷接收到的報文是否有效，并采取相應措施。

4 結(jié)束語

本文的設計創(chuàng)新點在于提出了基于SoC技術(shù)與IP核復用技術(shù)的星載計算機CAN網(wǎng)絡模塊冗余設計，與傳統(tǒng)的星載計算機外擴兩片CAN控制器的冗余設計方案相比，本設計充分利用SoC技術(shù)實現(xiàn)內(nèi)置兩路CAN控制器，簡化電路設計、節(jié)省了星載計算機單板體積且采用公開開放免費的軟IP以及自行開發(fā)的軟IP核達到降低成本的目的降低了成本。

[1]王峰，郭金生，李暉.商用現(xiàn)貨器件在衛(wèi)星中的應用[J].航天器工程，2013（8）:22.WANG Feng，GUO Jin-sheng，LI Hui.Overview of COTS in application of satellites[J].Spacecraft Engineering，2013（8）:22.

[2]Mr.Anjan d， Mrs.Ashwini.s.shivannavar， Dr.M.Z Kurian.Design and implementation of IP Core based architecture of telecommand System on chip（Soc） on FPGA[J].International Journal of Advanced Research in Computer Engineering&Technology（IJARCET），2014（5）:3.

[3]湯磊，魏少軍，仇玉林.軟/硬件協(xié)同設計方法學研究的現(xiàn)狀與分析[J].固體電子學研究與進展，2003（5）:3-4.TANG Lei，WEI Shao-jun，QIU Yu-lin.The actualities and analysis of HW/SW Co-Design methodology researches[J].Research&Progress of SSE，2003（5）:3-4.

[4]周衛(wèi)東，郝燕玲.冗余組合導航系統(tǒng)的軟件設計及可靠性分析[J].計算機工程，2007（1）:33.ZHOU Wei-dong，HAO Yan-ling.Design for fault-tolerant integrated navigation and analysis of software reliability[J].Computer Engineering，2007（1）:33.

[5]明月偉，寧洪，鄧勝蘭.面向星載操作系統(tǒng)的控制流錯誤檢測方法[J].計算機應用，2014（5）:34.MING Yue-wei，NING Hong，DENG Sheng-lan.Control flow checking method for on-board operating system[J].Journal of Computer Applications，2014（5）:34.

[6]宋瑞雪，李文新，王彬，等.基于SOPC的CANopen節(jié)點的設計[J].計算機工程與設計，2013（3）:34.SONG Rui-xue，LI Wen-xin，WANG Bin，et al.Design of CANopen node based on SOPC[J].Computer Engineering and Design，2013（3）:34.

[7]郭曉松，王振業(yè)，于傳強，等.基于CAN總線的容錯冗余技術(shù)研究[J].計算機測量與控制，2009（1）:21.GUO Xiao-song，WANG Zhen-ye，YU Chuan-qiang，et al.Research of the fault tolerant redundant technology based on CAN Bus[J].Computer Measurement&Control，2009（1）:21.