基于CCD的太陽EUV射線成像探測系統(tǒng)

金子瑜，彭吉龍

（中國科學院 國家空間科學中心，北京 100080）

太陽劇烈活動時，短時間會向行星際拋射大量物質，如高能粒子、磁場、高能電磁波等。當這些物質接近地球軌道時，會引起近地空間環(huán)境擾動，威脅航天器運行、GPS定位、輸電網(wǎng)等，會對人類的正常生活帶來巨大災難。太陽活動主要發(fā)生在日冕和色球層，其輻射主要集中在X和EUV波段。這兩個波段的成像可以直接觀測到太陽耀斑、CME、冕洞等現(xiàn)象，對于研究太陽日冕和色球變化規(guī)律、預報空間天氣有重要意義[1]。目前，觀測儀器從流量擴展到成像觀測。主要包括掠入射望遠鏡（Yohkoh/SXT），正入射多層膜望遠鏡（SOHO/EIT），Bragg晶體光譜儀（SMM/XRP）等[2]。文中針對空間環(huán)境，建立了基于CCD的太陽X射線的成像探測電路系統(tǒng)，實驗表明，該系統(tǒng)具備低噪聲、高可靠性等特點，能夠適應空間輻照影響，可對星上儀器的研制提供重要的測試支持。

1 CCD相機系統(tǒng)硬件設計

CCD是一款極為靈敏的傳感器，能夠將光信號以電荷的形式存儲起來，但對于空間環(huán)境應用的CCD，并沒有匹配的轉移電路。因此，需要自行設計相應的電荷轉移電路系統(tǒng)，才能獲得有效圖像。為此，文中設計了一套CCD成像探測系統(tǒng)，其工作流程如下：

1）由FPGA產(chǎn)生特定的時序信號，驅動CCD傳感器將存儲的電荷轉移輸出。

2）將CCD讀出的弱信號濾波放大，再進行相關雙采樣，獲取數(shù)字信號。

3）FPGA獲取數(shù)字信號并存儲，再傳輸?shù)接嬎銠C中顯示。

該系統(tǒng)硬件部分主要包括控制模塊、驅動模塊、信號處理和放大模塊及電源模塊。系統(tǒng)結構如圖1所示。

圖1 CCD相機硬件設計系統(tǒng)結構示意圖Fig.1 Schematic diagram of CCD camera hardware design system

1.1 CCD選型

CCD功能是將二維圖像光信號轉變?yōu)橐莆灰曨l信號輸出。光學成像系統(tǒng)將景物圖像成像在CCD的像敏面上。像敏面將照在每一個象元上的圖像照度信號轉變?yōu)樯贁?shù)載流子數(shù)密度信號存儲于像敏單元（MOS電容）中，然后再轉移到CCD的移位寄存器中，在驅動脈沖作用下順序的移出器件，成為視頻信號[3]。本文選用E2V公司的CCD 47-20背照式幀轉移CCD傳感器。該CCD的成像面積為13 mm×13 mm，包含1 024×1 024個像元，電荷并行轉移效率為99.9999%，串行轉移效率為99.9993%，可以提供良好的成像質量。并且支持雙路輸出，最大讀出速度可達5 MHz，可以實現(xiàn)較高的讀出速度。同時，該CCD光譜范圍為400～1 100 nm，具有極高的靈敏度，700 nm的量子效率可以達到45%，20 kHz的動態(tài)范圍約為50000:1，滿足EUV射線探測的光譜要求。并且，具備半導體制冷器，采用整體封裝工藝，在20 kHz的讀出噪聲僅為2.0e－rm，具備低噪聲、高精度的特點，符合空間環(huán)境的應用要求。

1.2 驅動模塊

CCD要求存儲區(qū)和成像區(qū)的時序信號電平為10 V，輸出區(qū)及復位區(qū)的時序信號電平為12 V，但FPGA輸出的時序信號電平只有5 V，因此必須對FPGA輸出的時序信號進行電平轉換。

電平轉換的方式一般有3種。第一，是采用模擬開關實現(xiàn)電平移位，利用輸出波形控制開關通斷。但缺點是，這種模擬開關在開啟和閉合時會使得電流變化，引起串擾和噪聲，波形容易相互影響影響。第二種方式是利用運算放大器的加法功能，實現(xiàn)電平移位在放大。這種方法可靠性高，驅動能力強，而且通過調整可變電阻的值，可以得到不同的驅動電壓，但是參數(shù)調試較為繁瑣。第三種方式是利用專用驅動芯片進行信號轉換和電平提升，電路簡單可靠。本文選用EL7202，經(jīng)測試，該芯片在T=25℃，V=15 V，負載電容CL=1 000 pF時，發(fā)現(xiàn)其能夠快速響應、具備相匹配的上升下降時間、較低的脈沖抖動、低輸出阻抗、高輸出電壓，適合作為用CCD的驅動。

1.3 信號處理模塊

1）濾波放大

CCD輸出的電信號，首先經(jīng)過前置運放適當放大，以便于后端相關采樣。CCD 47－20的電荷檢測電路采用電流輸出方式，其內部輸出電路原理圖如圖所示，在R1、R2、R3的驅動下，信號電荷轉移到輸出寄存器的末端。此時，R3上的電平由高變低（即R3下勢阱提高），將信號電荷注入到反相偏置的二極管中，并產(chǎn)生輸出電流ID，且ID的大小與注入到二極管中的信號電荷量成正比，呈線性關系。ID經(jīng)過放大后，輸出至CCD的OS端[4]。前置放大電路原理圖如圖2所示。

圖2 CCD輸出單元結構圖Fig.2 Structure diagram of CCD output unit

從CCD輸出的信號首先經(jīng)過10 kΩ的電阻，將電流信號轉化成電壓信號。隔直電容將OS端的圖像信號電壓變化取出傳輸給后面的電壓跟隨器；本文選用AD829高速低噪聲視頻信號運算放大器。該運放帶寬B=120 M，gain=－1；轉換速度230 V/μs，非常適于視頻應用。

2）相關采樣

在CCD的電荷轉移和存儲過程中，會混雜各種噪聲，包括光子散彈噪聲、暗電流以及復位噪聲等，其中復位噪聲最為嚴重，會影響CCD的準確度。當復位脈沖來臨時，復位管導通，它的導通溝道電阻R on所產(chǎn)生的的熱噪聲KTC加在C兩端，其中，C包括反偏二極管的結電容和放大管的電容。所以，復位過程近似于通過電阻R on對C充電，產(chǎn)生復位噪聲Vn（t）。當下一個電荷來臨時，信號進入浮置擴散區(qū)，會與噪聲疊加在一起通過放大管輸出。

為了使CCD在不損失圖像細節(jié)的情況下，盡量減少復位噪聲，一般采用相關雙采樣的方法進行處理。相關雙采樣的原理是假設CCD信號和復位電平上存在相同的暗電流。那么，CCD的輸出信號如圖3所示。t1時間的脈沖是由于復位脈沖引起的電平上升。t2是復位脈沖結束后，信號來臨之前的復位電平，而t3階段是CCD信號的輸出電平。所以采集t2時刻以及t3時刻的電平差分比較，就可以得到CCD的實際輸出，減少復位噪聲的影響[5]。

圖3 采樣信號時序圖Fig.3 Timing diagram of sampling signals

1.4 電源模塊

1）系統(tǒng)電源

根據(jù)設計要求，系統(tǒng)輸入的電源為直流+28 V，輸出電源為±5 V以及±12 V。電源的設計方法主要分為兩種，一種是自行設計電源變換單元，這種方法元件較多，調試時間較長。另一種是利用成熟的電源功能模塊以及少量電容完成，減少大量外部連線及焊點，該方法可靠性高、調試時間短、性能穩(wěn)定。所以，在本系統(tǒng)中采用該方法。目前主流的產(chǎn)品生產(chǎn)廠家有美國的VICOR，Interpoint，VPT等公司。其中VPT的航天隔離及降壓DC－DC專用轉換器在轉換效率、功率、溫度、密封性以及熱量等方面都具備明顯優(yōu)勢，能夠穩(wěn)定地工作在惡劣的空間環(huán)境下，是目前的優(yōu)選電源模塊。

外接電源首先經(jīng)過VPT隔離轉化器，過濾環(huán)境中產(chǎn)生的噪聲再輸出給并聯(lián)DC/DC轉換模塊，獲得輸出±5 V和±12 V直流電平供后端電路使用。

2）CCD偏置電平

由于CCD中電荷的轉移需要不同的偏置電壓轉換，所以需要較多的偏置電壓.一般，有3種方法得到偏置電壓。其一，與上述方法類似，通過DC－DC轉換模塊獲得。這種方法的優(yōu)點是操作簡單，輸出穩(wěn)定，但是，需要使用較多芯片，占用空間，并且很難符合空間應用的要求。其二，是采用DA數(shù)字控制電壓源。由FPGA控制DA變換芯片輸出0V到+2.5 V之間變化的各路電壓信號，經(jīng)過運放適當放大，可以得到所需的電壓。該方法相對空間資源較少，但是對于高速信號，這種方法很難滿足工作頻率的要求，并且不易控制。第三種，是采用簡單的電阻分壓以及運算放大器隔離的方法。通過調整可變電阻的值，得到所需的電源偏壓，再經(jīng)過運放隔離開，向后端輸出。該方法操作簡單，占用空間較少，電壓平穩(wěn)，并且可以提供足夠的電流供CCD傳感器使用。因此，在本系統(tǒng)中采用該方案。

2 軟件部分

CCD 47-20沒有專用的時序芯片，需要自行設計時序控制程序。本文選用ALTERA公司的現(xiàn)場可編程邏輯器件EPF10K70RC240，該器件具有高密度，低成本，低功率的特點，最多包含358個I/O端口，70，000典型邏輯門，468個LAB以及18，432bit RAM，滿足系統(tǒng)需要。并配置JTAG接口，方便電路調試。設計工作電壓為5 V，時鐘頻率為30 MHz，同時配置“看門狗電路”（watchdog timer）和EPC2 PROM存儲器。

本文采用硬件描述語言（VHDL），在QUARTUSII集成開發(fā)環(huán)境下進行邏輯設計。編譯后，可以通過軟件仿真，也可以將程序通過JTAG下載到FPGA或EPC2存儲器中，進行硬件調試。

2.1 系統(tǒng)軟件設計方案

軟件系統(tǒng)需要實現(xiàn)3個功能:

1）產(chǎn)生CCD所需的時序脈沖，驅動CCD信號電荷轉移；

2）控制相關雙采樣及AD轉換；

3）數(shù)據(jù)存儲及傳輸?shù)接嬎銠C。

程序流程如圖4所示。

圖4 系統(tǒng)軟件流程圖Fig.4 System software flow diagram

在該系統(tǒng)中，時序配合至關重要，如果信號配合失誤，會出現(xiàn)數(shù)據(jù)丟失或程序錯誤。首先，行輸出驅動脈沖應與采樣脈沖RH相互配合。其中，在輸出參考電平時，RH應為高電平，而在復位及輸出電荷時，應為低電平。在整個系統(tǒng)輸出過程中，如果二者之間延時過大，會影響數(shù)字采樣以至于最后的圖像輸出錯誤。其次，要控制FIFO的存儲及讀出速率，如果FIFO存儲數(shù)據(jù)速度太慢，就會丟失數(shù)據(jù)。最后，在LABVIEW程序中，因為FPGA傳輸速率較快，應開辟較大內存空間，并且在存儲過程的循環(huán)應盡量短小，去除冗余的數(shù)據(jù)處理，保證快速執(zhí)行。當傳輸結束后，再進行后續(xù)的數(shù)據(jù)處理工作。

2.2 三相脈沖產(chǎn)生程序

CCD驅動時序程序設計是FPGA軟件設計的主要部分，主要功能即為將電荷信號逐行轉移，并通過CCD內部放大電路輸出。該CCD的結構分為成像區(qū)以及存儲區(qū)，每個區(qū)域分布包含1 033行及1 070列個像素單元，整個陣列采用三相時序脈沖控制.所以相應的軟件實現(xiàn)需要考慮對應的脈沖時序產(chǎn)生.CCD驅動時序主要包括成像區(qū)幀轉移脈沖 （I1 I2 I3），存儲器幀轉移脈沖和行轉移脈沖（S1 S2 S3），行輸出脈沖（R1 R2 R3）以及復位脈沖（RR）。

CCD對驅動時序的脈寬、相位、間隔等都有嚴格的時序要求。在設計過程中，需要精確間隔，才能實現(xiàn)驅動功能并且達到輸出頻率的要求。首先，各個脈沖之間需要精準的時間間隔，三相脈沖之間必須保證120°相移；在幀轉移和行轉移之間，需要有2μs的延時。每一個行轉移脈沖后，需要輸出1 070個行輸出脈沖。第二，要求復位脈沖寬度為0.1 Tr，同時，復位脈沖的下降沿與R3的下降沿之間間隔0.5 Tr。CCD的讀出速率不能高于3 MHz，同時要考慮到放大電路及AD的處理速率；而如果速率太低，暗電流過大，也會影響CCD性能。最后，要考慮到程序以及硬件電路的延時問題，都會對輸出信號的寬度、間隔、相位以及占空比產(chǎn)生影響。如圖5所示。

圖5 三相脈沖流程圖Fig.5 Three-phase pulse flow chart

考慮到仿真條件，減少了一定的脈沖數(shù)目，便于觀察結果。仿真結果如圖6所示

可以看出，首先，同時產(chǎn)生I1I2I3以及S1S2S3幀轉移脈沖，周期為15μs，將成像區(qū)電荷轉移到存儲區(qū)。然后，輸出一個行轉移脈沖S1S2S3，以及行輸出脈沖R1R2R3RR，周期為1μs，將象元逐個轉移讀出，并通過RR復位信號釋放電荷。CCD輸出模擬電荷信號峰峰值為0.7 V，頻率為1 MHz。連續(xù)重復這個過程，直到將一幀圖像完整讀出。

3 噪聲分析

圖6 CCD脈沖輸出時序仿真圖Fig.6 CCD pulse output timing simulation map

CCD是一種精密的傳感器，對噪聲非常敏感，是其重要的性能指標之一。因此，降低噪聲對提升CCD輸出性能非常重要。CCD的噪聲包括硅片內噪聲，集成放大器噪聲[6]，以及電子學噪聲等。上面提到的相關雙采樣法，可以有效減少集成放大器噪聲。同時，在本文中，還采取一些措施，以抑制電子學噪聲：

減小干擾源：在所有芯片的電源引腳上并聯(lián)旁路電容，以減小電源紋波。在驅動電路輸出的時鐘信號旁并聯(lián)小電阻和電容，濾除高頻干擾，增加上升時間，加強驅動能力[7]。

阻斷耦合回路：PCB板設計獨立的電源層和地層，并將電源地、數(shù)字地、模擬地以及CCD地分隔，避免相互影響。將芯片上所有接地引腳連接，擴大接地范圍，減少信號干擾[8]。

增強信號抗干擾能力：在輸出敏感信號后添加濾波電路，增強輸出能力，隔離各部分信號之間影響。同時限制放大器帶寬，減少高頻干擾。

圖7是電路優(yōu)化先后的信號對比，可以明顯發(fā)現(xiàn)，優(yōu)化前的脈沖信號受到轉移脈沖的影響，每周期會出現(xiàn)兩次上下波動。而優(yōu)化后的電路信號更加穩(wěn)定，噪聲較低。

圖7 電路噪聲對比圖Fig.7 Chart of circuit noise comparison

文中通過LABVIEW程序設計，獲取CCD的輸出圖像。在測試中，應選取光線較暗的場所，防止曝光過度。圖8為量化結果，其中，較暗的區(qū)域為信號值低的區(qū)域，而較亮的區(qū)域為信號值高的區(qū)域。根據(jù)CCD讀出信號格式，每一行最左邊較暗的8個單元為BLACK區(qū)域，沒有信號輸出。其后，15個單元為暗電流區(qū)域，信號微弱；最后，為輸出的完整圖像。測試表明，該系統(tǒng)圖像噪聲低于10e-，可以滿足空間應用需求。

4 結 論

圖8 CCD輸出測試圖像Fig.8 CCD output test image

文中提出了基于CCD47-20傳感器的電子系統(tǒng)設計方案和噪聲抑制措施，并完成軟硬件調試。初步測試表明，該系統(tǒng)具備測試準確、性能穩(wěn)定等特點，能夠適應空間應用環(huán)境。對于未來進一步研制星上太陽EUV射線成像探測器提供了重要的地面測試支撐。

[1]李保權，朱光武，王世金，等.太陽 X-EUV成像望遠鏡[J].地球物理學報，2005，48（2）:235-242.LI Bao-quan，ZHU Guang-wu，WANG Shi-jin，et al.Solar XEUV imaging telescope[J].Geophysics，2005，48（2）:235-242.

[2]邱科平，唐玉華，許敖敖.太陽軟 X射線觀測進展[J].天文學進展，2004，22（3）:227-234.QIU Ke-ping，TANG Yu-hua，XU Ao-ao.Sun soft X-ray observations progress[J].Astronomy progress，2004，22（3）:227-234.

[3]龔德鑄，賈錦忠，劉洋.紫外 CCD敏感器頭部電路系統(tǒng)的研究[J].空間科學學報，2006，26（2）:132-141.GONGDe-zhou，JIA Jin-zhong，LIU Yang.Research ultraviolet CCD sensor head circuit system[J].Space Science，2006，26（2）:132-141.

[4]王華偉，劉波，曹劍中.CCD信號處理電路設計研究[J].科學技術與工程，2007，7（16）:4153-4156.WANG Hua-wei，LIU Bo，CAO Jian-zhong.Study design CCD signal processing circuit[J].Science Technology and Engineering，2007，7（16）:4153-4156.

[5]張林，李永新，胡學友.基于相關雙采樣技術的 CCD視頻信號處理研究[J].宇航計測技術，2007，27（2）:33-37.ZHANG Lin，LI Yong-xin，HU Xue-you.CCD video signal processing based on correlated double sampling technique[J].Astronautic Metrology and Measurement，2007，27（2）:33-37.

[6]龔德鑄，王艷寶，盧欣.基于星敏感器的 CCD47-20航天應用[J].控制工程 （北京），2007（6）:42-50.GONGDe-zhu，WANGYan-bao，LUXin.Based on star sensor CCD47-20 aerospace applications[J].Control Engineering（BeiJing），2007（6）:42-50.

[7]李云飛，司國良，郭永飛.科學級 CCD相機的噪聲分析及處理技術[J].光學精密工程，2008（z1）:158-163.LI Yun-fei，SI Guo-liang，GUO Yong-fei.Noise analysis and processing for scientific grade CCD camera[J].Optics and Precision Engineering，2008（z1）:158-163.

[8]彭吉龍，李保權，張鑫，等.太陽X射線成像望遠鏡低噪聲信號采集系統(tǒng)[J].核電子學與探測技術，2009，29（4）:839-843.PENG Ji-long，LI Bao-quan，ZHANG Xin，et al.Solar X-ray imaging telescope low-noise signal acquisition system[J].Nuclear Electronics&Detection Technology，2009，29 （4）:839-843.