含復(fù)雜可編程邏輯器件電路板的自動(dòng)測試技術(shù)研究

孫麗平 孟凡波 張?jiān)蕪?qiáng) 丁曉玲

(1.海軍航空工程學(xué)院 煙臺 264001)(2.中共青島市委黨校 青島 266071) (3.即墨廣播電視大學(xué) 青島 266200)(4.青島職業(yè)技術(shù)學(xué)院 青島 266555)

?

含復(fù)雜可編程邏輯器件電路板的自動(dòng)測試技術(shù)研究

孫麗平1,2孟凡波2張?jiān)蕪?qiáng)3丁曉玲4

(1.海軍航空工程學(xué)院 煙臺 264001)(2.中共青島市委黨校 青島 266071) (3.即墨廣播電視大學(xué) 青島 266200)(4.青島職業(yè)技術(shù)學(xué)院 青島 266555)

復(fù)雜可編程邏輯器件作為電路的核心器件,其故障往往會導(dǎo)致整個(gè)電路功能失效。論文詳述了國內(nèi)外含復(fù)雜可編程邏輯器件的研究現(xiàn)狀,并在分析現(xiàn)有主要采用的測試方法優(yōu)缺點(diǎn)的基礎(chǔ)上,對發(fā)展方向和思路進(jìn)行了分析探索。

復(fù)雜邏輯器件; 邊界掃描; VITAL; Scan Works

Class Number TP206

1 引言

可編程邏輯器件(PLD)通過編程就可靈活方便地實(shí)現(xiàn)不同的電路功能,自20世紀(jì)70年代初期以來經(jīng)歷了從PROM、PLA、PAL、GAL、CPLD到FPGA的發(fā)展過程[1],在結(jié)構(gòu)、工藝、集成度、功能、速度和靈活性方面持續(xù)改進(jìn)和提高,在新型電子裝備電路板上的應(yīng)用越來越廣泛的同時(shí),對其功能測試和故障診斷提出更迫切的需求和更高的要求。

2 國內(nèi)外研究現(xiàn)狀與發(fā)展

20世紀(jì)80年代中期工業(yè)界出現(xiàn)了可測試性設(shè)計(jì)(DFT)思路,將器件的可測試性直接設(shè)計(jì)到芯片中,解決了傳統(tǒng)電子系統(tǒng)在設(shè)計(jì)時(shí)很少考慮生產(chǎn)和使用中的測試問題[2]。1985年,歐洲聯(lián)合測試行動(dòng)組(JETAG)成立并提出了邊界掃描測試(BST)技術(shù)。1990年,形成了IEEE1149.1邊界掃描測試標(biāo)準(zhǔn)。工作組持續(xù)對該標(biāo)準(zhǔn)進(jìn)行了一些補(bǔ)充和完善,制定并公布了IEEE1149.4、IEEE1149.5和IEEE1149.6等一系列標(biāo)準(zhǔn),對邊界掃描測試標(biāo)準(zhǔn)進(jìn)行完善和擴(kuò)展。隨著邊界掃描技術(shù)的標(biāo)準(zhǔn)化和邊界掃描技術(shù)的廣泛應(yīng)用,90%的復(fù)雜邏輯器件都帶有邊界掃描結(jié)構(gòu),國際上各大電子公司如TI、Altera、Motorola等都在其主流產(chǎn)品中增加了邊界掃描結(jié)構(gòu)。

國外邊界掃描測試系統(tǒng)和測試軟件的開發(fā)也取得了非常大的進(jìn)展。20世紀(jì)90年代初期,Philips公司開發(fā)出了世界上第一個(gè)邊界掃描模塊,此后,又推出了PM3705、PM3720邊界掃描測試儀。TI公司和NS公司分別推出了可用于邊界掃描測試的嵌入式總線主控芯片SN74,TS990等。1991年,Corelis公司開發(fā)出一系列邊界掃描測試儀和基于JATG的在線編程工具,能夠完成復(fù)雜邏輯器件測試矢量生成、測試實(shí)施、故障診斷和在線編程。目前,市場上廣泛應(yīng)用的有:ASSET公司的Scan Works軟件,Teradyne公司的Victory軟件,Philips公司的PM3720邊界掃描測試機(jī)和Brother公司的邊界掃描測試儀產(chǎn)品,這些產(chǎn)品對復(fù)雜邏輯器件的測試提供了強(qiáng)有力的支持。約瑟夫斯特凡學(xué)院Franc Novak等將壓力傳感器電路和IEEE1149.4的模擬總線結(jié)合,實(shí)現(xiàn)了對壓力傳感器電路的功能測試。2004年,荷蘭JTAG公司推出混合信號邊界掃描評估系統(tǒng)JTAG 1149.4 Explorer,通過模擬信號總線對測試系統(tǒng)提供模擬測試接口,能對含復(fù)雜邏輯器件電路板的電阻和電容進(jìn)行參數(shù)測試。英國的蘭開斯特大學(xué)的C.Jeffrey教授把IEEE1149.4混合信號邊界掃描測試技術(shù)和綜合診斷配置方法結(jié)合起來,為含復(fù)雜邏輯器件的混合信號電路的遠(yuǎn)程測試提供了一種解決思路,可以支持對關(guān)鍵電路的節(jié)點(diǎn)進(jìn)行實(shí)時(shí)測試。

由于進(jìn)口的測試系統(tǒng)價(jià)格昂貴,對使用人員要求高,因此,研制邊界掃描測試儀器及其軟件系統(tǒng)來完成含復(fù)雜邏輯器件的解決方案也是國內(nèi)科研院所的研究熱點(diǎn)。20世紀(jì)90年代,國防科技大學(xué)、廣州電子部五所等科研院所自行研制測試軟硬件,組建測試系統(tǒng),成功開發(fā)了邊界掃描測試系統(tǒng)原型機(jī),但是只是針對IEEE1149.1的標(biāo)準(zhǔn)研制出數(shù)字信號邊界掃描測試儀的驗(yàn)證樣機(jī),對IEEE1149.4標(biāo)準(zhǔn)的模擬信號電路的測試還只是處于理論研究階段,測試方法和測試系統(tǒng)組建研究技術(shù)研究與應(yīng)用還有局限性。

目前國內(nèi)對復(fù)雜邏輯器件電路板的測試思路有如下幾種:馮威的MERGE法邊界掃描技術(shù),構(gòu)造UUT的邊界掃描結(jié)構(gòu)進(jìn)行測試;采用可編程片上系統(tǒng)(SOPC)技術(shù)提供片上系統(tǒng)的解決方案,來優(yōu)化電路板的可測性和測試矢量;利用單片機(jī)搭建邊界掃描控制器;以ASSET公司的Scan Works軟件等為基礎(chǔ)的測試平臺,采用軟件廠家提供的USB、PCI接口的專用邊界掃描控制器的手段;但是上述方法只能對被測板中處于邊界掃描鏈路的器件進(jìn)行測試,對未處于鏈路中的器件和被測板的接口故障是無法檢測的。

在測試方法上,邊界掃描技術(shù)對支持邊界掃描的器件能夠完成測試,但無法進(jìn)行外圍器件的測試,因而無法形成完整的邊掃鏈;邊界掃描和外部輸入矢量測試相結(jié)合的方法是測試人員常用的一種改進(jìn)方法,能夠較全面地測試外圍器件和核心器件之間的互連線,但只能針對那些測試性設(shè)計(jì)良好、能形成邊界掃描鏈的電路進(jìn)行測試,對含復(fù)雜邏輯器件未形成完整的掃描鏈路的,就難以完成整板的有效測試和故障診斷,并且無法檢測FPGA器件內(nèi)部的工作狀態(tài)。大規(guī)模和超大規(guī)模集成電路復(fù)雜內(nèi)部邏輯和封裝形式的改變,用戶級電路功能測試的難度也逐漸加大,這些方法都無法滿足日益更新的電子裝備的維修測試要求。

目前,現(xiàn)有的大部分基于ATE設(shè)備、應(yīng)用LASAR仿真的自動(dòng)測試方法只能對簡單邏輯器件進(jìn)行功能和時(shí)序測試,而不能直接對含復(fù)雜邏輯器件電路板進(jìn)行有效的測試。要完成此類電路仿真和后處理,首先必須對復(fù)雜邏輯器件進(jìn)行功能建模。國內(nèi)研究人員嘗試采用基于VITAL建模方法,將生成的器件模型加入LASAR器件庫中,完成復(fù)雜邏輯器件的測試,一定程度上提高了故障覆蓋率。

3 復(fù)雜邏輯器件電路板的工作原理和測試方法

3.1 復(fù)雜邏輯器件電路板的工作原理

PLD屬于半定制的通用性器件,只要對其進(jìn)行編程,就可以實(shí)現(xiàn)想要的邏輯功能。目前使用最廣泛的PLD有兩種,一種是現(xiàn)場可編程門陣列(FPGA),另外一種是復(fù)雜可編程邏輯器件(CPLD)。

以FPGA為例,簡要介紹復(fù)雜邏輯器件的工作原理。FPGA分反熔絲型和SRAM型,前者只能一次編程,后者可以無限次編程。以SRAM型為研究對象,FPGA由可配置邏輯模塊(CLB)、輸出輸入模塊(IOB)、可編程連線資源(PIR)三個(gè)部分組成,利用小型查找表(16×1RAM)來實(shí)現(xiàn)組合邏輯,每個(gè)查找表連接到一個(gè)D觸發(fā)器的輸入端,觸發(fā)器再來驅(qū)動(dòng)其他邏輯電路或I/O。FPGA通過向內(nèi)部靜態(tài)存儲單元加載編程數(shù)據(jù)來實(shí)現(xiàn)邏輯,FPGA所能實(shí)現(xiàn)的功能由存儲在存儲器單元中的值決定。

FPGA的邏輯功能塊排成陣列,由可編程的互連資源連接這些邏輯功能塊來實(shí)現(xiàn)不同的設(shè)計(jì)。典型的FPGA通常包含三類基本資源:可編程邏輯功能塊、可編程輸入/輸出塊和可編程互連資源?？删幊踢壿媺K是實(shí)現(xiàn)功能的基本單元,多個(gè)邏輯功能塊規(guī)則地排成一個(gè)陣列結(jié)構(gòu),分布于整個(gè)FPGA芯片?？删幊梯斎?輸出塊位于邏輯單元陣列周圍,是芯片內(nèi)部邏輯與外部管腳之間的接口?？删幊虄?nèi)部互連資源包括各種長度的連線線段和一些可編程連接開關(guān),將各個(gè)可編程邏輯塊和輸入/輸出塊連接起來,構(gòu)成功能特定的電路。用戶可以通過編程來決定每個(gè)單元的功能和它們之間的互連關(guān)系,從而實(shí)現(xiàn)所需的邏輯功能[3]。

目前大部分FPGA都采用查找表(LUT)技術(shù)。LUT實(shí)質(zhì)上是一個(gè)RAM,多使用4輸入LUT,每一個(gè)LUT都可以看成一個(gè)有4位地址線的16×1的RAM,當(dāng)用戶通過軟件描述了一個(gè)邏輯電路以后,FPGA開發(fā)軟件會自動(dòng)計(jì)算邏輯電路的所有可能結(jié)果,并把結(jié)果寫入RAM。當(dāng)外部輸入信號進(jìn)行邏輯運(yùn)算時(shí),就相當(dāng)于輸入一個(gè)地址數(shù)據(jù)進(jìn)行查表,找出與地址對應(yīng)的內(nèi)容并且輸出。

3.2 基于邊界掃描技術(shù)的測試方法

3.2.1 邊界掃描技術(shù)在復(fù)雜邏輯器件測試中的應(yīng)用

在測試方法上,以針床測試和飛針測試為代表的在線測試方法逐漸被邊界掃描測試等可測性設(shè)計(jì)技術(shù)取代,并已成為國內(nèi)外的標(biāo)準(zhǔn)測試手段。

邊界掃描測試技術(shù)是一種可測試結(jié)構(gòu)技術(shù),用來解決測試探針?biāo)荒軐?shí)現(xiàn)的測試問題。它的優(yōu)點(diǎn)是不僅能測試集成電路芯片的輸入/輸出管腳的狀態(tài),而且能測試芯片內(nèi)部工作情況以及引線級的開路和短路故障,同時(shí)提高了數(shù)字電路的可觀察性與可控制性。缺點(diǎn)是對被測電路板的可測試性設(shè)計(jì)提出了較高的要求。并且,由于軍用產(chǎn)品對電路的抗干擾能力和信號驅(qū)動(dòng)能力等有特殊的要求,通常需要在FPGA外圍增加不支持邊界掃描的非邊界掃描器件[4]。

3.2.2 含復(fù)雜邏輯器件的非完全邊界掃描電路測試

由于非完全邊界掃描電路板廣泛存在,測試人員就要面臨BS器件和非BS器件統(tǒng)一測試的問題。

通過邊界掃描擴(kuò)展卡,構(gòu)造UUT的邊界掃描結(jié)構(gòu)也是近期推出的一種測試思路,但是這種測試思路無法充分利用技術(shù)相對成熟的ATE和LASAR仿真軟件來實(shí)現(xiàn)自動(dòng)測試。

邊界掃描和外部輸入適量相結(jié)合的方法能夠解決含復(fù)雜邏輯器件數(shù)字電路板中部分非邊界掃描器件的部分功能測試問題。其原理是使用LASAR等故障診斷軟件,控制ATE產(chǎn)生測試激勵(lì),由電路板的邊緣連接器送到非邊界掃描器件,產(chǎn)生的響應(yīng)向量由與其相連的邊界掃描器件獲取[5]。把采集到的響應(yīng)向量與預(yù)期進(jìn)行比較,判斷器件是否正常。這種測試思路能夠完成外圍器件的功能測試和互連測試,但對復(fù)雜邏輯器件的工作狀態(tài)無法檢測。同時(shí)引入了邊界掃描控制信號之間的時(shí)序配合問題,進(jìn)而提高了對測試診斷程序的要求。

3.2.3 基于邊界掃描技術(shù)的簇測試

由于邊界掃描器件和非邊界掃描器件組裝的非完全邊界掃描電路板廣泛存在,簇(Cluster)測試[4]是解決該類電路進(jìn)行故障檢測與隔離的一種較常用方法。

將由若干非BS器件組成的邏輯簇稱為一個(gè)簇,通過BS器件對簇進(jìn)行的測試就稱作簇測試。

簇測試原理:首先將常規(guī)器件芯片聚類合并構(gòu)成相應(yīng)的邏輯功能簇,其輸入輸出端口與若干BS器件相連,按照一定的算法生成簇測試矢量。邊界掃描測試開始時(shí),簇測試矢量通過其輸入端BS器件加載,測試響應(yīng)由輸出端BS器件捕獲并通過邊界掃描鏈移出,然后進(jìn)行結(jié)果分析和處理[6]。

簇測試在某些研究單位已經(jīng)得到部分應(yīng)用,但當(dāng)前國內(nèi)成熟的邊界掃描軟件多為國外進(jìn)口,不易于現(xiàn)有測試設(shè)備及軟件集成,造成邊界掃描和其他測試手段聯(lián)合測試的方法難于實(shí)現(xiàn)。

3.3 基于VITAL建模的測試方法

由于測試性設(shè)計(jì)水平所限,邊界掃描測試并不能達(dá)到規(guī)定的故障檢測與隔離水平。利用FPGA開發(fā)環(huán)境中生成VITAL模型并導(dǎo)入LASAR,通過電路板的好板仿真和故障仿真,生成后處理文件,經(jīng)ATE調(diào)用完成含F(xiàn)PGA電路板的功能測試[5],可提高被測電路故障覆蓋率。

基于VITAL語言的含F(xiàn)PGA電路板測試步驟如下:

1) 在FPGA開發(fā)環(huán)境中,對FPGA器件進(jìn)行功能描述;

2) 編譯FPGA器件的功能描述文件,輸出FPGA的配置文件和VITAL標(biāo)準(zhǔn)格式數(shù)據(jù),建立FPGA器件的軟件模型;

3) 將VITAL標(biāo)準(zhǔn)格式數(shù)據(jù)導(dǎo)入LASAR,建立FPGA軟件模型,實(shí)現(xiàn)FPGA功能建模;

4) 把電路板的網(wǎng)表文件導(dǎo)入LASAR仿真軟件,將仿真的結(jié)果導(dǎo)出,后處理是將LASAR生成的IEEE1445格式的測試數(shù)據(jù)轉(zhuǎn)換成ATE可以識別的LARTAP文件格式。轉(zhuǎn)換后的*.tap文件就可以載入ATE,完成對故障電路板的自動(dòng)檢測[7]。

3.4 含復(fù)雜邏輯器件模擬電路板的測試

目前,復(fù)雜的數(shù)字電路被電子設(shè)備廣泛使用,但是仍然需要模擬電路提供信號處理和接口服務(wù)。據(jù)美國軍事部門報(bào)道,電子設(shè)備數(shù)字與模擬部分的比例通常為4∶1,而設(shè)備故障的80%都出自模擬部分,模擬部分的可靠性對整個(gè)系統(tǒng)起到了決定性的作用,并且其測試成本占用了總成本相當(dāng)大比例。但是由于模擬電路固有的元件容差、參數(shù)連續(xù)性等特點(diǎn),導(dǎo)致模擬電路故障診斷的理論研究還有待提高。近年來,基于數(shù)?；旌想娐窚y試性分析技術(shù),將數(shù)字和模擬電路放在統(tǒng)一架構(gòu)下進(jìn)行測試成為研究熱點(diǎn)。

IEEE1149.X系列標(biāo)準(zhǔn)的出現(xiàn),不但使數(shù)?；旌想娐返臏y試成為可能,而且實(shí)現(xiàn)了板級、系統(tǒng)級的測試。該標(biāo)準(zhǔn)增加了兩條模擬測試總線和兩個(gè)模擬測試存取口,同時(shí)在模擬引腳上增加了模擬邊界掃描單元,并將它們與數(shù)字邊界掃描單元串聯(lián)共同形成邊界掃描寄存器鏈,為測試指令和測試數(shù)據(jù)提供了串行通路[8]。該標(biāo)準(zhǔn)主要實(shí)現(xiàn)三種功能:互聯(lián)測試、參數(shù)測試、內(nèi)部測試[9]。對混合電路的數(shù)字部分,使用IEEE1149.1標(biāo)準(zhǔn)規(guī)定進(jìn)行邊界掃描測試;而對混合信號電路中的模擬部分,IEEE1149.4標(biāo)準(zhǔn)專門規(guī)定了特殊的邊界掃描結(jié)構(gòu)來實(shí)現(xiàn)模擬電路的邊界掃描結(jié)構(gòu),即實(shí)現(xiàn)模擬虛擬探針測試。

4 存在的問題和發(fā)展方向

當(dāng)前,含復(fù)雜邏輯器件電路板的測試依然存在以下問題:

1) 由于電路板上不具有邊界掃描結(jié)構(gòu)的器件仍然存在,邊界掃描板級測試的故障覆蓋率和測試效率不高;

2) 對于一個(gè)特定的邊界掃描鏈路,在兼顧故障覆蓋率的情況下生成的測試矢量優(yōu)化程度不高,從而導(dǎo)致邊界掃描的效率大大降低[10];

3) 隨著邊界掃描鏈長度的增加,測試矢量倍增,測試效率也隨之降低。

測試成本以及隨著器件尺寸縮小產(chǎn)生的測試能力的限制,都使得DFT技術(shù)受到越來越多的關(guān)注。而混合電路邊界掃描測試總線技術(shù)可以使混合電路的測試性得到提高。因此,研究的重點(diǎn)在于優(yōu)化電路板的可測性、測試矢量和測試結(jié)構(gòu),來降低測試矢量的加載開銷,從而提高測試效率。目前,國外在利用邊界掃描技術(shù)對電路板進(jìn)行測試時(shí),重點(diǎn)關(guān)注的三個(gè)問題分別是提高故障覆蓋率、減少測試時(shí)間和降低功耗。

5 結(jié)語

含復(fù)雜邏輯器件電路板的測試涉及多學(xué)科領(lǐng)域,國內(nèi)對該領(lǐng)域的研究方興未艾。限于當(dāng)前電子裝備的可測試性設(shè)計(jì)水平,僅靠某種手段很難達(dá)到故障檢測隔離要求。立足現(xiàn)有設(shè)備、采用綜合手段實(shí)現(xiàn)含復(fù)雜邏輯電路板的測試勢在必行。

[1] 張宏偉,蔡金燕,封吉平.PCB可測性設(shè)計(jì)[J].華北工學(xué)院測試技術(shù)學(xué)報(bào),2001,15(1):32-34.

[2] 楊士元.模擬系統(tǒng)的故障診斷與可靠性設(shè)計(jì)[M].北京:清華大學(xué)出版社,1993.

[3] 江峻.FDP FPGA芯片可編程邏輯單元建模與故障測試[D].上海:復(fù)旦大學(xué),2010.

[4] 王佩寧,等.面向功耗優(yōu)化的偽隨機(jī)測試矢量生成[J].電子器件,2002,25(2):174-177.

[5] 孫媛媛.FPGA的邊界掃描測試方法研究[D].哈爾濱:哈爾濱工程大學(xué),2004.

[6] 鐘春麗.基于邊界掃描的故障測試診斷系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)[D].鄭州:解放軍信息工程大學(xué),2013.

[7] 王學(xué)偉,蔡士闖,李寒冰.LASAR仿真中的VITAL建模方法研究[J].電子測量技術(shù),2011,11:23-26.

[8] 蘆秋雁.FPGA中邊界掃描電路的設(shè)計(jì)[D].成都:電子科技大學(xué),2009.

[9] 李正光,雷加.基于IEEEI149.4的測試方法研究[J].電子工儀器儀表用戶程師,2003(4):10-13.

[10] 馮威,王東,孫英俠.基于邊界掃描的數(shù)字電路自動(dòng)測試系統(tǒng)設(shè)計(jì)[J].計(jì)算機(jī)測量與控制,2009,17(6):1022-1024.

Automatic Test Technology with Complex Programmable Logic Device of Circuit Board

SUN Liping1,2MENG Fanbo2ZHANG Yunqiang3DING Xiaoling4

(1. Naval Aeronautical Engineering Institute, Yantai 264001) (2. Party School of CPC Qingdao Municipal Committee, Qingdao 266071)(3. Jimo City Finance Bureau, Qingdao 266200) (4. Qingdao Vocational and Technical College, Qingdao 266555)

The fault of complex programmable logic device as the core device circuit often leads to failure of the entire circuit function. In this paper, research status of complex programmable logic device with the domestic and foreign details, and the existing testing method mainly adopted based on analyzing the advantages and disadvantages, are analyzed to explore the idea and direction.

complex logic devices, boundary scan, VITAL, Scan Works

2015年1月3日,

2015年2月26日 作者簡介:孫麗平,女,工程師,研究方向:設(shè)研究方向:設(shè)備維修。孟凡波,男,研究方向:設(shè)備維修。張?jiān)蕪?qiáng),男,講師,研究方向:電路設(shè)計(jì)。丁曉玲,女,講師,研究方向:CAD設(shè)計(jì)。

TP206

10.3969/j.issn1672-9730.2015.07.005