板級(jí)設(shè)備的電磁干擾及信號(hào)完整性研究

張?zhí)m勇，杜逸璇，郁嘉宇

(哈爾濱工程大學(xué)，自動(dòng)化學(xué)院，黑龍江哈爾濱 150001)

板級(jí)設(shè)備的電磁干擾及信號(hào)完整性研究

張?zhí)m勇，杜逸璇，郁嘉宇

(哈爾濱工程大學(xué)，自動(dòng)化學(xué)院，黑龍江哈爾濱 150001)

目前，用于各類電子設(shè)備和系統(tǒng)的電子器材仍然以印制電路板(PCB)為主要裝配方式。電磁兼容性問(wèn)題為電子電路硬件設(shè)計(jì)帶來(lái)許多新的問(wèn)題。本文通過(guò)對(duì)PCB常見(jiàn)的電磁干擾、PCB設(shè)計(jì)方法以及PCB電磁干擾抑制方法進(jìn)行分析，然后在 SIWAVE 4.0電磁兼容仿真軟件中對(duì)PCB電源完整性和信號(hào)完整性進(jìn)行仿真，最后通過(guò)添加去耦電容的方法進(jìn)行電磁兼容設(shè)計(jì)。

電磁兼容；印制電路板；電源完整性；信號(hào)完整性

0 引言

隨著電子產(chǎn)品的高速發(fā)展，電子設(shè)備中的高頻諧波所帶來(lái)的電磁兼容問(wèn)題愈加突出，不僅影響PCB的電磁兼容(EMC)性能，而且影響整個(gè)產(chǎn)品的成本[1]。在印刷電路板投入批量生產(chǎn)前，通過(guò)計(jì)算機(jī)仿真的方法來(lái)發(fā)現(xiàn)印制電路板設(shè)計(jì)的不合理之處，并加以解決，可以節(jié)約大量的時(shí)間和金錢(qián)。高頻高速的趨勢(shì)使電子電路硬件設(shè)計(jì)中的電磁兼容性問(wèn)題尤為突出。在電路板的整體布局、芯片的選型、電路布線、各種接插件的影響、抗擾性設(shè)計(jì)、濾波設(shè)計(jì)以及地回路設(shè)計(jì)中無(wú)處不存在著電磁兼容性問(wèn)題。這些問(wèn)題的解決直接決定了電路功能的實(shí)現(xiàn)和電子設(shè)備的質(zhì)量。

解決PCB設(shè)計(jì)中的電磁兼容性問(wèn)題有主動(dòng)減小和被動(dòng)補(bǔ)償兩種途徑，為此必須對(duì)開(kāi)關(guān)電源模塊電磁干擾的干擾源和傳播途徑進(jìn)行分析[2]。通常PCB設(shè)計(jì)中存在的電磁干擾有：傳導(dǎo)干擾、串音干擾以及輻射干擾。

傳導(dǎo)干擾

傳導(dǎo)干擾是指通過(guò)導(dǎo)電介質(zhì)把一個(gè)電網(wǎng)絡(luò)上的信號(hào)耦合(諧波干擾)到另一個(gè)電網(wǎng)絡(luò)。例如噪音通過(guò)電源電路進(jìn)入某一系統(tǒng)，所有使用該電源的電路就會(huì)受到影響。

串音干擾

串音干擾是一個(gè)信號(hào)線路干擾另一鄰近的信號(hào)路徑。它通常發(fā)生在鄰近的電路和導(dǎo)體上，用電路和導(dǎo)體的互容和互感來(lái)表征[3]。例如，PCB上某一帶狀線上載有低電平信號(hào)，當(dāng)平行布線長(zhǎng)度超過(guò)10cm時(shí)，就會(huì)產(chǎn)生串音干擾。由于串音可以由電場(chǎng)通過(guò)互容、磁場(chǎng)通過(guò)互感引起，所以考慮PCB帶狀線上的串音問(wèn)題時(shí)，最主要的問(wèn)題是確定電場(chǎng)、磁場(chǎng)耦合哪個(gè)是主要的因素。

輻射干擾

輻射干擾是指電子設(shè)備產(chǎn)生的干擾信號(hào)通過(guò)空間耦合把干擾信號(hào)傳給另一個(gè)電網(wǎng)絡(luò)或電子設(shè)備。輻射干擾是由于空間電磁波的開(kāi)關(guān)電源模塊輻射而引入的干擾。PCB中的輻射干擾主要是電纜和內(nèi)部走線間的共模電流輻射干擾[4]。當(dāng)電磁波輻射到傳輸線上時(shí)，將出現(xiàn)場(chǎng)到線的耦合問(wèn)題。沿線引起的分布小電壓源可分解為共模和差模分量。共模電流指兩導(dǎo)線上振幅相差很小而相位相同的電流，差模電流則是兩導(dǎo)線上振幅相等而相位相反的電流。

1 PCB的電磁兼容設(shè)計(jì)

隨著PCB板的電子元器件和線路的密集度不斷增加，為了提高系統(tǒng)的可靠性和穩(wěn)定性，必須采取相應(yīng)的措施，使PCB板的設(shè)計(jì)滿足電磁兼容要求，提高系統(tǒng)的抗干擾性能。

1.1 PCB板的選取

在PCB板設(shè)計(jì)中，相近傳輸線上的信號(hào)之間由于電磁場(chǎng)的相互耦合而發(fā)生串?dāng)_[5]，因此在進(jìn)行PCB的電磁兼容設(shè)計(jì)時(shí)，首先考慮PCB的尺寸，PCB尺寸過(guò)大，印制線過(guò)長(zhǎng)，阻抗必然增加，抗噪聲能力下降，成本也會(huì)增加；PCB尺寸過(guò)小，鄰近傳輸線之間容易發(fā)生串?dāng)_，而且散熱性能不好。

根據(jù)電源、地的種類、信號(hào)線的密集程度、信號(hào)頻率、特殊布線要求的信號(hào)數(shù)量、周邊要素、成本價(jià)格等方面的綜合因素來(lái)確定開(kāi)關(guān)電源模塊PCB板的層數(shù)。要滿足EMC的嚴(yán)格指標(biāo)并且考慮制造成本，適當(dāng)增加地平面是PCB的EMC設(shè)計(jì)最好的方法之一。對(duì)電源層而言，一般通過(guò)內(nèi)電層分割能滿足多種電源的需要，但若需要多種電源供電，且互相交錯(cuò)，則必須考慮采用兩層或兩層以上的電源平面。對(duì)信號(hào)層而言，除了考慮信號(hào)線的走線密集度外，從EMC的角度，還需要考慮電源關(guān)鍵信號(hào)的屏蔽或隔離，以此確定是否增加相應(yīng)層數(shù)。

1.2 PCB板的PCB布局

在設(shè)計(jì)中，布局是一個(gè)重要的環(huán)節(jié)。布局結(jié)果的好壞將直接影響布線的效果，因此可以這樣認(rèn)為，合理的布局是PCB設(shè)計(jì)成功的第一步。

布局的方式分兩種，一種是交互式布局，另一種是自動(dòng)布局，一般是在自動(dòng)布局的基礎(chǔ)上用交互式布局進(jìn)行調(diào)整[6]，在布局時(shí)還可根據(jù)走線的情況對(duì)門(mén)電路進(jìn)行再分配，將兩個(gè)門(mén)電路進(jìn)行交換，使其成為便于布線的最佳布局。在布局完成后，還可對(duì)設(shè)計(jì)文件及有關(guān)信息進(jìn)行返回標(biāo)注于原理圖，使得PCB板中的有關(guān)信息與原理圖相一致，以便在今后的建檔、更改設(shè)計(jì)能同步起來(lái)，同時(shí)對(duì)模擬的有關(guān)信息進(jìn)行更新，使得能對(duì)電路的電氣性能及功能進(jìn)行板級(jí)驗(yàn)證。

1.3 PCB板的布線設(shè)計(jì)

PCB走線間的串?dāng)_是電磁干擾(EMI)傳播的主要途徑。串?dāng)_是指走線、導(dǎo)線、走線和導(dǎo)線、電纜末、元件及任意其它易受電磁場(chǎng)干擾的電子元件之間的不希望有的電磁耦合。導(dǎo)線間發(fā)生串?dāng)_時(shí)，一根導(dǎo)線上的信號(hào)會(huì)耦合到另一根信號(hào)線上，對(duì)與這根信號(hào)線連接的電路造成干擾。這種現(xiàn)象經(jīng)常發(fā)生在平行的導(dǎo)線之間。在設(shè)計(jì)設(shè)備的布線時(shí)，尤其要注意對(duì)低電平模擬信號(hào)的傳輸，附近導(dǎo)線對(duì)它的串?dāng)_常常是造成系統(tǒng)性能下降的主要原因。

1.4 PCB板電源線和地線的設(shè)計(jì)

由于電子電路通過(guò)電源電路接到電網(wǎng)，所以電網(wǎng)的噪聲可以通過(guò)電源電路干擾電子線路，在PCB電路板設(shè)計(jì)中，由電源造成的電磁兼容問(wèn)題主要是電源噪聲[7]。

地線的實(shí)質(zhì)是信號(hào)回流源的低阻抗路徑。由于地線的阻抗不為零，引起地線各點(diǎn)電位差的形成，從而造成電路的誤動(dòng)作，形成地線干擾，而地線阻抗主要是由導(dǎo)線的電感引起的，頻率越高，阻抗越大，這也是造成電磁干擾的主要因素。因此，減少這些干擾重點(diǎn)在于盡可能減小地線的阻抗，對(duì)于數(shù)字電路尤為重要。

既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。所以對(duì)電、地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。

2 PCB電磁兼容分析

2.1 PCB電磁干擾抑制方法

很好地解決信號(hào)完整性問(wèn)題將改善PCB板的電磁兼容性(EMC)[8]。其中非常重要的是保證PCB板有很好的接地。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線層是十分有效的方法。此外，使電路板的最外層信號(hào)的密度最小也是減少電磁輻射的好方法。表面積層通過(guò)在普通工藝 PCB上增加薄絕緣層和用于貫穿這些層的微孔的組合來(lái)實(shí)現(xiàn)，電阻和電容可埋在表層下，單位面積上的走線密度會(huì)增加近一倍，因而可降低PCB的體積。PCB 面積的縮小對(duì)走線的拓?fù)浣Y(jié)構(gòu)有巨大的影響，這意味著縮小的電流回路，縮小的分支走線長(zhǎng)度，而電磁輻射近似正比于電流回路的面積；同時(shí)小體積特征意味著高密度引腳封裝器件可以被使用，這又使得連線長(zhǎng)度下降，從而電流回路減小，提高電磁兼容特性。

為減小集成電路芯片電源上的電壓瞬時(shí)過(guò)沖，應(yīng)該為集成電路芯片添加去耦電容[9]。這可以有效去除電源上的毛刺的影響并減少在印制板上的電源環(huán)路的輻射。當(dāng)去耦電容直接連接在集成電路的電源管腿上而不是連接在電源層上時(shí)，其平滑毛刺的效果最好。這就是為什么有一些器件插座上帶有去耦電容，而有的器件要求去耦電容距器件的距離要足夠的小。任何高速和高功耗的器件應(yīng)盡量放置在一起以減少電源電壓瞬時(shí)過(guò)沖。

2.2 PCB電磁兼容性仿真分析

信號(hào)完整性(Signal Integrity，簡(jiǎn)稱SI)是指在信號(hào)線上的信號(hào)質(zhì)量[10]。差的信號(hào)完整性不是由某一單一因素導(dǎo)致的，而是板級(jí)設(shè)計(jì)中多種因素共同引起的。主要的信號(hào)完整性問(wèn)題包括反射、振鈴、地彈、串?dāng)_等。良好的信號(hào)完整性應(yīng)具有以下兩個(gè)基本條件：(1)空間完整性，又稱信號(hào)幅值完整性，為滿足電路的最小輸入高電平和最高輸入低電平要求；(2)時(shí)間完整性，為滿足電路的最小建立和維持時(shí)間。信號(hào)完箍性分析就是應(yīng)用的是傳統(tǒng)的傳輸線、電磁學(xué)等理論和算法，解決反射、振鈴、地彈、串?dāng)_、電源等引起的信號(hào)污染。

Ansoft SIwave主要用于解決電源完整性與信號(hào)完整性問(wèn)題[11]，采用全波有限元算法，只能進(jìn)行無(wú)源的仿真分析。

以某傳感器的信號(hào)采集系統(tǒng)的PCB板為例，在SIwave 4.0中完成PCB電磁場(chǎng)仿真分析。分別得到PI仿真、PCB電源完整性、信號(hào)完整性分析結(jié)果。

2.2.1 諧振仿真及其分析

在進(jìn)行諧振模式分析之前，先進(jìn)行一些仿真的基本設(shè)置，點(diǎn)擊Simulation-＞Options進(jìn)行仿真前設(shè)置，在Plane Void Meshing 設(shè)置欄中，選擇網(wǎng)格剖分。在Solver 設(shè)置欄中，設(shè)置CPU的個(gè)數(shù)，如果計(jì)算機(jī)室多核此處可以選擇CPU個(gè)數(shù)。Mesh Refinement 設(shè)置的是仿真考察的頻率上限，一般設(shè)為自動(dòng)，由系統(tǒng)根據(jù)后面每項(xiàng)仿真所設(shè)置的掃頻范圍來(lái)自行決定，對(duì)于某些特殊應(yīng)用也可以由用戶自定義。Boundary Condition To Use 設(shè)置的是邊界條件，其中Open boundary 模擬PCB的電源和地平面的邊沿為理想開(kāi)路條件，即全反射情況；Radiation boundary 模擬PCB的電源和地平面的邊沿為有損耗的輻射邊界。設(shè)置好上面的各項(xiàng)后點(diǎn)擊菜單Simulation-＞Compute Resonant Modes，進(jìn)行仿真參數(shù)設(shè)置并進(jìn)行仿真。

在進(jìn)行諧振仿真前我們首先對(duì)PCB板進(jìn)行Validation Check，Validation Check的結(jié)果如果有錯(cuò)誤就進(jìn)修修改知道沒(méi)有錯(cuò)誤為止。然后開(kāi)始諧振分析，選擇菜單“SimulationComputer Resonant Modes…”輸入Minimum Frequency：1E+007以及Modes to Compute：5，點(diǎn)擊OK，運(yùn)行結(jié)束后，選擇兩個(gè)平面層，點(diǎn)擊Compute，運(yùn)行結(jié)束后圖中可以看到這5個(gè)模式的諧振情況，以Mode 5：166.8MHz為例，諧振模式如圖1所示。

圖1 166.8MHz諧振模式的平面視圖Fig. 1 The plane view in harmonic mode of 166.8MHz

可以看到，在板子中央的地方出現(xiàn)了諧振區(qū)域。兩個(gè)板間的諧振是由于能量被加在兩個(gè)平行板(power and ground plan)之間，因原始信號(hào)與其反射信號(hào)同相(phase add)而形成的共振腔效應(yīng)。該諧振頻率點(diǎn)的激發(fā)來(lái)自兩種因素：SNN(Simultaneous Switch Noise)，或信號(hào)通過(guò)貫穿孔換層走線時(shí)。當(dāng)形成是一個(gè)共振腔，在一定頻率下，這些電容和電感會(huì)發(fā)生諧振現(xiàn)象，從而影響電源層的阻抗。隨著頻率的增加，電源阻抗是不斷變化的，尤其是在并聯(lián)諧振效應(yīng)顯著的時(shí)候，電源阻抗也隨之明顯增加。

圖2 S參數(shù)曲線Fig. 2 Parameter S curve

2.2.2 目標(biāo)阻抗(Z參數(shù))分析

添加一個(gè)S端口，設(shè)置掃描頻率的方式、范圍及計(jì)算的點(diǎn)數(shù)。點(diǎn)擊OK，仿真開(kāi)始自動(dòng)運(yùn)行。仿真結(jié)束后，從Results中選擇S-Parameters，曲線如圖2所示。

基于電壓峰值頻率，查看這些頻率點(diǎn)的表面電壓的分布情況，把退耦電容放置于電壓峰值和谷點(diǎn)的位置處。這就是退耦電容的選取原則。添加退耦電容就是為了降低電源平面間的阻抗。根據(jù)諧振頻率點(diǎn)，從大廠的電容模型中，選擇合適的退耦電容。在相應(yīng)區(qū)域的GND1 和POWER1之間添加兩個(gè)0.47nF的電容。

再次運(yùn)行仿真查看結(jié)果運(yùn)行諧振模式分析，發(fā)現(xiàn)166.8MHz的諧振點(diǎn)消失了。運(yùn)行S參數(shù)分析，兩次結(jié)果的對(duì)照如圖所示，加入退耦電容之后的S參數(shù)曲線較為平緩，在166.8MHz的極點(diǎn)也消失了。

Z參數(shù)曲線的對(duì)照如圖4所示，加入退耦電容之后，在166.8MHz處的阻抗大為降低。

一般地，同種類的電容，封裝越小寄生電感與等效串聯(lián)電阻越小。而一般陶瓷電容與鉭電容都應(yīng)歸類在較高頻寬的電容，其在頻寬的比較是有重疊的。例如10uF鉭電容的寄生電感是比10uF陶瓷電容小的。

圖3 參數(shù)對(duì)照?qǐng)DFig. 3 Parameter comparison chart

圖4 Z參數(shù)對(duì)照?qǐng)DFig. 4 Parameter Z comparison chart

3 結(jié)論

通過(guò)諧振模式分析，我們可以分析PCB板中退耦電容的作用、阻抗和諧振關(guān)系及其電壓噪聲測(cè)量與諧振的關(guān)系。然后通過(guò)增加退耦電容和電阻的方法來(lái)減少班子受到的諧振干擾。通過(guò)傳導(dǎo)干擾分析和電壓探針的仿真測(cè)試，可以發(fā)現(xiàn)在某些關(guān)鍵信號(hào)網(wǎng)絡(luò)上添加激勵(lì)后整個(gè)PCB 上的電場(chǎng)分布情況，如果實(shí)際的系統(tǒng)中在上述頻點(diǎn)附近存在相關(guān)問(wèn)題，則可以相應(yīng)地采取措施進(jìn)行改善。

[1] Montrose M I．EMC and the PCB-Design, Theory and Layout Made Simple. NJ: IEEE Press, 1998．

[2] 宋昆, 薛耀鋒, 張波. 復(fù)雜電磁環(huán)境下的裝備電磁兼容性[J]. 四川兵工學(xué)報(bào), 2014, 35(12): 38-41

Song Kun, Xue Yaofeng, Zhang Bo. Study on EMC of equipment under complex electromagnetic environment[J]. Journal of Sichuan ordnance, 2014, 35(12): 38-41

[3] 田建學(xué), 魏俊淦, 趙波. 航空電子設(shè)備印制電路板的電磁兼容設(shè)計(jì)[J]. 電子設(shè)計(jì)工程, 2014, 22(24): 137-140.

Tian Jianxue, Wei Jungan, Zhao Bo.Electromagnetic compatibility design of the printed circuit of airborne electronic equipment[J]. Electronic design engineering, 2014, 22(24): 137-140

[4] 雷劍梅, 白云, 陳倩. 面向頂置車載FM天線分析任務(wù)的整車模型簡(jiǎn)化[J]. 微波學(xué)報(bào), 2014, 30(6): 86-91.

Lei Jianmei, Bai Yun, Chen Qian. Task oriented vehicle model simplification for roof-mounted FM antenna analysis[J]. Journal of mictowaves, 2014, 30(6): 86-91

[5] 李小平. 高速PCB的信號(hào)完整性、電源完整性和電磁兼容性研究[D]. 四川大學(xué)碩士學(xué)位論文, 2005.

Li Xiaoping. Study of signal integrity, power integrity and electromagnetic compatibility in high-speed PCB[D]. M.S.D. Thesis ofSichuan University, 2005.

[6] Li Er-ping, Yuan Wei-liang. Signal integrity simulation and analysis in high-speed interconnects by using FDTD[A]. 2002 3rd International Symposium on Electromagnetic Compatibility[C]. 2002: 268-271.

[7] M.Swaminathan, K.Joungho, I.Novak, and J.P.Libous. Power distribution networks for system-on-package: status and challenges[J]. IEEE Trans. Adv, Packag, 2004, 27(2): 286-300.

[8] 史鎖蘭. 信號(hào)完整性在電磁兼容測(cè)試中的應(yīng)用[J]. 2014, 34(5): 62-64.

Shi Suolan. The application of signal integrity in electromagnetic compatibility measurement[J]. 2014, 34(5): 62-64.

[9] Yang Liujun, Lu Jingxue, Huang Fengyi, et al. Analysis of Characteristic Functions for Equivalent Circuit Model in Monolithic Transformer[J]. The Journal of New Industrialization, 2011, 1(4): 16-21.

[10] Yoshiki Kayano, Motoshi Tanaka, Hiroshi Inoue. Radiated Emission from a PCB with an Attached Cable Resulting from Nonzero Ground Plane Impedance[J]. Elecrtomganetic Compatibiliy International Symposium, 2005(3): 955-960.

[11] Ansoff Company. Getting Started with Q3D Extractor Technical Notes. 2004.

[12] Tong Liang, Chen Qihong, Jiang Hongxu, et al. A program-controlled high-gain of the frequency selective amplifier design[J]. The Journal of New Industrialization, 2011, 1(8): 90-96.

Research on PCB Signal Integrity and Electromagnetic Interference

ZHANG Lanyong, DU Yixuan, YU Jiayu
(College of Automation, Harbin Engineering University, Harbin 150001, China)

At present, PCB (printed circuit board) is still the main assemble way for the electronic equipments of various electronic devices and systems. EMC (electro magnetic compatibility) brings many new problems for the hardware design of electronic circuit. In this paper, the author analyses the usual PCB electromagnetic interference, the methods of PCB design and PCB electromagnetic interference suppression. Then the integrity of power and signal to EMC simulation software is simulated in SIWAVE 4.0 EMC simulation software. Finally, the EMC design is implemented by adding decoupling capacitor.

electro magnetic compatibility; printed circuit board; power integrity; signal integrity

10.3969/j.issn.2095-6649.2015.02.09

國(guó)家自然科學(xué)基金(51307026), 教育部博士學(xué)科點(diǎn)基金(20132304120015), 黑龍江省博士后科研啟動(dòng)金(LBH-Q14040)。

張?zhí)m勇(1983-), 男, 講師, 博士, 主要研究方向: 電磁信號(hào)分析與處理。

張?zhí)m勇，杜逸璇，郁嘉宇．板級(jí)設(shè)備的電磁干擾及信號(hào)完整性研究[J]．新型工業(yè)化，2015，5(2)：48-53