基于PSoC 的數(shù)字電子技術(shù)教學(xué)改革探索

王美玲， 陶濤鑫君， 江澤民， 劉 偉

(北京理工大學(xué) 自動(dòng)化學(xué)院，北京100081)

0 引 言

數(shù)字電子技術(shù)課程是電氣類、自動(dòng)控制類、信息類等相關(guān)專業(yè)的核心專業(yè)基礎(chǔ)課［1-3］，是聯(lián)系公共基礎(chǔ)課程與專業(yè)課程的重要橋梁;該課程是一門與實(shí)際器件、工程分析與設(shè)計(jì)緊密相關(guān)的課程［4］，在一定意義上可以說(shuō)該課程是學(xué)生真正“進(jìn)入”工科領(lǐng)域的第一門課程。

培養(yǎng)學(xué)生動(dòng)手能力和電子電路設(shè)計(jì)能力，提高學(xué)生工程素養(yǎng)和對(duì)知識(shí)的應(yīng)用能力是數(shù)字電子技術(shù)授課的主要目標(biāo)。

PSoC (Programmable System-on-Chip)技術(shù)是一種全新的電子系統(tǒng)設(shè)計(jì)技術(shù)，把該技術(shù)引入理論與實(shí)踐教學(xué)中，改變以往由分立器件或單一集成電路組成的電子系統(tǒng)的設(shè)計(jì)思路，而站在系統(tǒng)級(jí)的高度看待電子電路，使學(xué)生能夠從更高角度上來(lái)學(xué)習(xí)數(shù)字電子技術(shù)課程。同時(shí)PSoC 具有易操作性和易學(xué)性的特點(diǎn)，使得少量的課時(shí)便可達(dá)到事半功倍的效果。

本文根據(jù)數(shù)字電子技術(shù)授課基本要求，基于PSoC設(shè)計(jì)數(shù)字式秒表，將數(shù)字電子技術(shù)基本知識(shí)點(diǎn)貫穿在一起，以提高學(xué)生學(xué)習(xí)興趣和實(shí)踐動(dòng)手能力。

1 數(shù)字電子技術(shù)知識(shí)結(jié)構(gòu)

數(shù)字電子技術(shù)一般包括邏輯代數(shù)、組合邏輯電路、時(shí)序邏輯電路、脈沖波形產(chǎn)生、AD 與DA 轉(zhuǎn)換等［5］，其知識(shí)結(jié)構(gòu)如圖1 所示。

圖1 數(shù)字電子技術(shù)知識(shí)結(jié)構(gòu)框圖

如何將數(shù)字電子技術(shù)所包含的知識(shí)點(diǎn)貫通起來(lái)，這是從事此課理論與實(shí)踐教學(xué)老師都關(guān)注的問(wèn)題，下面將通過(guò)PSoC 的設(shè)計(jì)實(shí)例很好地解決此問(wèn)題。

2 基于PSoC 的理論教學(xué)改革思路

PSoC 為可編程片上系統(tǒng)(SOC)，集數(shù)字可編程陣列、模擬可編程陣列、單片機(jī)為一體，解決了數(shù)字電路與模擬電路的接口問(wèn)題，內(nèi)部資源較單片機(jī)豐富，幾乎不需外部資源即可構(gòu)成電子系統(tǒng)［6］。

PSoC 作為一種可編程邏輯器件，自身便為數(shù)字電子技術(shù)理論教學(xué)的一部分，由于課時(shí)限制，理論講授可編程邏輯器件知識(shí)點(diǎn)時(shí)一般像走過(guò)場(chǎng)一樣，講述得枯燥乏味，但在課堂上如果能將一些如跑馬燈、交通燈的設(shè)計(jì)實(shí)例通過(guò)PSoC 進(jìn)行設(shè)計(jì)、下載、演示，此部分內(nèi)容將變得豐富而充滿樂(lè)趣。

PSoC 作為一種可編程邏輯器件，同樣支持原理圖輸入與設(shè)計(jì)，同時(shí)也支持C 語(yǔ)言編程設(shè)計(jì)電路，這樣就擺脫了傳統(tǒng)EDA 設(shè)計(jì)使用抽象硬件描述語(yǔ)言的煩瑣設(shè)計(jì)工作，使系統(tǒng)設(shè)計(jì)變得輕松愉快［7］。對(duì)于大二乃至大三的學(xué)生來(lái)說(shuō)，C 語(yǔ)言應(yīng)該是最熟悉的一種語(yǔ)言，所以采用PSoC 進(jìn)行電路設(shè)計(jì)，一方面學(xué)生易于上手，另一方面讓學(xué)生能真正體會(huì)到硬件設(shè)計(jì)軟件化，通過(guò)可編程邏輯器件設(shè)計(jì)電路，有利于產(chǎn)品設(shè)計(jì)、調(diào)試，縮短產(chǎn)品上市周期。

PSoC 基于IP(Intellectual Property Core)內(nèi)核通過(guò)編程來(lái)選擇構(gòu)成產(chǎn)品，具有很好的靈活性，這將是片上系統(tǒng)的主要形式和重要應(yīng)用方向。IP 核將一些在電路中常用，但比較復(fù)雜的功能塊，如FIR 濾波器、SDRAM 控制器、PCI 接口等設(shè)計(jì)成可修改參數(shù)的模塊。設(shè)計(jì)者可以使用廠家提供的IP 核，也可以根據(jù)設(shè)計(jì)要求設(shè)計(jì)用戶自己的IP 核，比如常用的24 進(jìn)制計(jì)數(shù)器、顯示譯碼器等，并可加入到用戶器件庫(kù)中以供后續(xù)設(shè)計(jì)中進(jìn)行調(diào)用。

PSoC 作為一種特殊的可編程邏輯器件，內(nèi)部集成模擬可編程陣列，包括可編程增益放大器、ADC、DAC、濾波器及比較器等模擬功能［8-9］。基于PSoC，學(xué)生可以實(shí)現(xiàn)模擬信號(hào)與數(shù)字信號(hào)的轉(zhuǎn)換，將抽象的理論知識(shí)轉(zhuǎn)換為具體的電壓、電流或數(shù)字代碼信息，通過(guò)可編程增益放大器實(shí)驗(yàn)深入了解DAC 的應(yīng)用，改變輸入數(shù)字量的大小就可以改變對(duì)交流輸入信號(hào)的放大能力。

3 基于PSoC 的數(shù)字電子技術(shù)綜合課題設(shè)計(jì)

帶數(shù)字顯示的秒表為綜合設(shè)計(jì)課題，該課題涵蓋了數(shù)字電子技術(shù)的基本理論知識(shí)點(diǎn)。

3.1 課題要求

數(shù)字式秒表設(shè)計(jì)要求如下［9-10］:計(jì)時(shí)范圍0 ～9'59.9″;計(jì)時(shí)精度0.1 s;誤差±0.05 s。

秒表具有三種工作狀態(tài):清零、計(jì)時(shí)和停止，要求用一個(gè)開(kāi)關(guān)控制狀態(tài)的循環(huán)切換。

3.2 課題分析

分析設(shè)計(jì)要求，此課題由基準(zhǔn)脈沖源、計(jì)時(shí)和控制3 部分組成，原理框圖見(jiàn)圖2。根據(jù)誤差要求，基準(zhǔn)脈沖源頻率為100 Hz。計(jì)時(shí)部分由計(jì)數(shù)、譯碼及顯示電路組成;計(jì)時(shí)器應(yīng)包括0.01 s、0.1 s、秒個(gè)位、秒十位及分個(gè)位計(jì)數(shù)器，除0.01 s 位不需要顯示外，其余4 位數(shù)碼均經(jīng)數(shù)字顯示譯碼器后送到數(shù)碼管顯示?？刂撇糠职▎蚊}沖發(fā)生器和節(jié)拍信號(hào)發(fā)生器。節(jié)拍信號(hào)發(fā)生器用以產(chǎn)生清零、計(jì)時(shí)和停止信號(hào)，由于只有三種狀態(tài)可以采用環(huán)形移位計(jì)數(shù)器來(lái)實(shí)現(xiàn)。單脈沖發(fā)生器為節(jié)拍信號(hào)發(fā)生器提供時(shí)鐘脈沖，每按動(dòng)一次開(kāi)關(guān)就產(chǎn)生一個(gè)單脈沖，用以控制三種狀態(tài)轉(zhuǎn)換［9-10］。

圖2 數(shù)字式秒表原理框圖

此圖可知，本課題涵蓋數(shù)字電子技術(shù)以下知識(shí)內(nèi)容:組合邏輯電路(包括門電路)-譯碼及顯示，時(shí)序邏輯電路(包括觸發(fā)器)-計(jì)數(shù)器、單脈沖發(fā)生器以及節(jié)拍信號(hào)發(fā)生器，脈沖波形的產(chǎn)生電路-基準(zhǔn)脈沖源等。

3.3 基于PSoC 的數(shù)字式秒表設(shè)計(jì)

3.3.1 組合邏輯電路—數(shù)字顯示譯碼器

數(shù)字系統(tǒng)中，當(dāng)需要采用數(shù)碼管進(jìn)行顯示時(shí)，則需要數(shù)字顯示譯碼器。此器件屬于組合邏輯電路，可以將二進(jìn)制數(shù)字量轉(zhuǎn)換為顯示代碼。理論課上主要講授輸入的數(shù)字代碼與數(shù)碼管的7 段輸出變量對(duì)應(yīng)關(guān)系的真值表，實(shí)現(xiàn)電路比較繁瑣，一般省略不講。

用PSoC 設(shè)計(jì)數(shù)字顯示譯碼器時(shí)，引入可編程邏輯器件的查找表法，此法在理論課上一般不會(huì)講述，但卻是可編程邏輯器件設(shè)計(jì)時(shí)常用的設(shè)計(jì)方法。查找表(Look-Up-Table，LUT)本質(zhì)上是一個(gè)多輸入多輸出的RAM，任何組合電路都可表示成其輸入變量的最小項(xiàng)之和或最大項(xiàng)之積的形式，N 根地址線的RAM 可實(shí)現(xiàn)任何N 變量的組合電路，因此便可通過(guò)LUT 法實(shí)現(xiàn)任何組合電路，這也是理論課所講述的通過(guò)ROM 實(shí)現(xiàn)組合邏輯電路知識(shí)點(diǎn)。Cypress 的PSoC 提供了最多5個(gè)輸入和8 個(gè)輸出的查找表資源，因此可通過(guò)LUT 法設(shè)計(jì)數(shù)字顯示譯碼器。表1 為輸入的8421BCD 碼與七段數(shù)碼管的輸出變量所對(duì)應(yīng)的真值表;圖3 為通過(guò)LUT 法設(shè)計(jì)數(shù)字顯示譯碼器的IP 核符號(hào)。

表1 數(shù)字顯示譯碼器真值表

3.3.2 時(shí)序邏輯電路—計(jì)數(shù)器

計(jì)數(shù)器是時(shí)序邏輯電路的重要知識(shí)點(diǎn)，通過(guò)計(jì)數(shù)器可以實(shí)現(xiàn)計(jì)數(shù)、計(jì)時(shí)、分頻以及定時(shí)等功能。用PSoC 設(shè)計(jì)計(jì)數(shù)器可以采用小規(guī)模器件-觸發(fā)器，也可以采用LUT 法。為了使學(xué)生能夠?qū)⒖删幊踢壿嬈骷c理論課及實(shí)驗(yàn)課中用到的集成IC 器件聯(lián)系起來(lái)，同時(shí)提高學(xué)生用小規(guī)模器件設(shè)計(jì)時(shí)序邏輯電路的能力，在此要求學(xué)生采用觸發(fā)器設(shè)計(jì)一種常用計(jì)數(shù)器——異步二-五-十進(jìn)制計(jì)數(shù)器74LS290，并通過(guò)此器件的IP核實(shí)現(xiàn)數(shù)字式秒表的計(jì)數(shù)功能。

基于PSoC 設(shè)計(jì)的74LS290 電路如圖4 所示，其IP 核符號(hào)如圖5 所示。

圖4 JK 觸發(fā)器設(shè)計(jì)74LS290 的PSoC 電路

圖5 74LS290 IP 核符號(hào)

3.3.3 時(shí)序邏輯電路—節(jié)拍信號(hào)發(fā)生器

在計(jì)算機(jī)和控制系統(tǒng)中，常常要求系統(tǒng)的某些操作按時(shí)間順序分時(shí)工作，因此需要產(chǎn)生節(jié)拍控制脈沖，以協(xié)調(diào)各部分工作。這種能產(chǎn)生節(jié)拍脈沖的電路稱為節(jié)拍信號(hào)發(fā)生器，又稱作順序脈沖發(fā)生器［9］。由于輸出狀態(tài)較少，因此本課題中的節(jié)拍信號(hào)發(fā)生器采用環(huán)形移位計(jì)數(shù)器實(shí)現(xiàn)，環(huán)形移位計(jì)數(shù)器通過(guò)移位寄存器進(jìn)行設(shè)計(jì)，電路如圖6 所示。圖中3 個(gè)D 觸發(fā)器首先構(gòu)成三位移位寄存器，通過(guò)或非門構(gòu)成能自啟動(dòng)的三位環(huán)形計(jì)數(shù)器，其IP 核符號(hào)如圖7 所示。

3.3.4 脈沖波形的產(chǎn)生-基準(zhǔn)脈沖源

100 Hz 基準(zhǔn)脈沖源可以通過(guò)PSoC 內(nèi)置時(shí)鐘產(chǎn)生，此方法簡(jiǎn)單易行;但是，為了將脈沖波形產(chǎn)生與整形部分理論知識(shí)涵蓋在此課題中，基準(zhǔn)脈沖源通過(guò)555 定時(shí)器構(gòu)成多諧振蕩器來(lái)實(shí)現(xiàn)［11-12］。

圖6 三位環(huán)形移位計(jì)數(shù)器原理圖

圖7 三位環(huán)形移位計(jì)數(shù)器IP 核符號(hào)

雖然PSoC 內(nèi)部集成了模擬器件，但并沒(méi)有電阻、電容、二極管等集成度較難的器件，為保證電路完整性以及可讀性，PSoC 提供了注解(Annotation 標(biāo)簽)功能，通過(guò)注解符號(hào)可以將這些器件加入到電路中，在實(shí)際調(diào)試時(shí)，按照電路參數(shù)接入相應(yīng)器件就可以。

通過(guò)注解功能由555 定時(shí)器構(gòu)成的100Hz 基準(zhǔn)脈沖源電路如圖8 所示。

圖8 100 Hz 基準(zhǔn)脈沖源電路圖

3.3.5 總電路圖及涵蓋的知識(shí)點(diǎn)

將上述各部分電路集成在一起便得到了圖9 所示的數(shù)字式秒表總電路圖。圖中的顯示譯碼器屬于數(shù)字電子技術(shù)的一大分支——組合邏輯電路，計(jì)數(shù)器、節(jié)拍信號(hào)發(fā)生器屬于數(shù)字電子技術(shù)的另一大分支——時(shí)序邏輯電路，此課題同時(shí)也包括了數(shù)字電子技術(shù)中的脈沖波形的產(chǎn)生——基準(zhǔn)脈沖源、可編程邏輯器件及存儲(chǔ)器等。

3.3.6 課題作品實(shí)物

課題采用的 PSoC 平臺(tái)為 Cypress 公司的CY8CKIT050—PSoC5 開(kāi)發(fā)板，如圖10 所示［15］。該平臺(tái)使用方便，只需通過(guò)USB 接口便可對(duì)PSoC 進(jìn)行編程和電路下載。Cypress 結(jié)合PSoC 與非易失性SRAM雙重優(yōu)勢(shì)，采用閃存和SRAM 組合存儲(chǔ)器結(jié)構(gòu)，常規(guī)下，直接訪問(wèn)SRAM 陣列，保證系統(tǒng)的運(yùn)行速度，一旦出現(xiàn)斷電情況，數(shù)據(jù)自動(dòng)存入非易失性量子阱單元(quantum trap cell)，便于學(xué)生設(shè)計(jì)結(jié)果演示與驗(yàn)收。

圖9 總電路圖及涵蓋的理論知識(shí)點(diǎn)

圖10 CY8CKIT050——PSoC5 開(kāi)發(fā)板

圖11 為數(shù)字電子技術(shù)理論課程授課時(shí)大二學(xué)生自己焊接、設(shè)計(jì)、調(diào)試的數(shù)字式秒表實(shí)物。學(xué)生通過(guò)PSoC 設(shè)計(jì)課題時(shí)，需要焊接數(shù)碼管、匹配電阻等，通過(guò)杜邦線連接開(kāi)發(fā)板及焊接板。

圖11 學(xué)生作品實(shí)物

4 結(jié) 語(yǔ)

為了通過(guò)實(shí)踐教學(xué)的改革提高大學(xué)生電子技術(shù)創(chuàng)新能力，通過(guò)實(shí)踐與理論教學(xué)的緊密結(jié)合提高學(xué)生對(duì)理論知識(shí)的理解［14］，本文根據(jù)教育部高等學(xué)校電子電氣基礎(chǔ)課程教學(xué)指導(dǎo)分委員會(huì)對(duì)數(shù)字電子技術(shù)授課的基本要求，基于PSoC 設(shè)計(jì)數(shù)字式秒表，將數(shù)字電子技術(shù)基本理論知識(shí)點(diǎn)貫穿在一起，讓學(xué)生建立系統(tǒng)的觀念，從全局考慮電子電路的設(shè)計(jì)。

本文通過(guò)PSoC 一方面將可編程技術(shù)和EDA 技術(shù)貫穿于理論教學(xué)的始末，同時(shí)將LUT 設(shè)計(jì)法、IP 核設(shè)計(jì)以及注解法等設(shè)計(jì)方法引入到理論教學(xué)中，提高了學(xué)生的學(xué)習(xí)興趣，使學(xué)生盡早接觸電子技術(shù)的前沿知識(shí)，拓寬了學(xué)生的學(xué)術(shù)視野。

［1］ 王 波，張 巖，王美玲.“數(shù)字電子技術(shù)實(shí)驗(yàn)”課程的改革［J］.實(shí)驗(yàn)室研究與探索，2012(9):121-123.WANG Bo，ZHANG Yan，WANG Mei-ling. Reform of the Course of Digital Electronic Experiment ［J］. Research and Exploration in Laboratory，2012(9):121-123.

［2］ 潘海軍，李春樹(shù).電子技術(shù)基礎(chǔ)“雙主”教學(xué)模式的研究［J］. 實(shí)驗(yàn)技術(shù)與管理，2012，27:154-155.PAN Hai-jun，LI Chun-shu. Research of Double Main Experimental Teaching Mode Based on Fundamentals of Electronics ［J］.Experimental Technology and Management. 2012，27:154-155.

［3］ 王 波，王美玲，劉 偉.“數(shù)字電子技術(shù)”課程教學(xué)改革的探索［J］. 北京理工大學(xué)學(xué)報(bào)(社會(huì)科學(xué)版)，2013，15:129-132.WANG Bo，WANG Mei-ling，LIU Wei. Exploration in Digital Electronic Course Teaching Reform［J］. Journal of Beijing Institute of Technology (Social Science Edition)，2013，15:129-132.

［4］ 王 波，張 巖，王美玲.“模擬電子技術(shù)實(shí)驗(yàn)”課程的改革［J］.實(shí)驗(yàn)室研究與探索，2013(4):140-143.WANG Bo，ZHANG Yan，WANG Mei-ling. Reform of the Course of Analog Electronic Experiment ［J］. Research and Exploration in Laboratory，2013(4):140-143.

［5］ 教育部高等學(xué)校電子電氣基礎(chǔ)課程教學(xué)指導(dǎo)分委員會(huì).電子電氣基礎(chǔ)課程教學(xué)基本要求［M］.北京:高等教育出版社，2011.

［6］ 何 賓.8051 片上可編程系統(tǒng)原理及應(yīng)用［M］.北京:化學(xué)工業(yè)出版社，2012.

［7］ 葉朝輝，華成英. 可編程片上系統(tǒng)(P3SoC)原理及實(shí)訓(xùn)［M］. 北京:清華大學(xué)出版社，2008.

［8］ 曲金澤，沈允中.新型電子系統(tǒng)設(shè)計(jì)課程的改革［J］.實(shí)驗(yàn)室研究與探索，2010(6):140-144.QU Jin-ze，SHEN Yun-zhong. Reform of New Electronic System Design Curriculum［J］. Research and Exploration in Laboratory.2010(6):140-144.

［9］ 陶濤鑫君. 基于PSoC 的GPS 數(shù)據(jù)采集與處理［D］. 北京:北京理工大學(xué)，2013.

［10］ 李慶常，王美玲. 數(shù)字電子技術(shù)［M］. 北京:機(jī)械工業(yè)出版社，2008.

［11］ 張玉璞，李慶常.電子技術(shù)課程設(shè)計(jì)［M］.北京:北京理工大學(xué)出版社，1994.

［12］ 羅 杰，謝自美.電子線路設(shè)計(jì)(實(shí)驗(yàn)(測(cè)試［M］. 北京:電子工業(yè)出版社，2011.

［13］ 張玉平，張 巖. 電子技術(shù)實(shí)驗(yàn)［M］. 北京:北京理工大學(xué)出版社，2008.

［14］ 王美玲，郝艾芳，江澤民. 通過(guò)實(shí)踐教學(xué)的改革提高大學(xué)生電子技術(shù)創(chuàng)新能力［J］. 北華航天工業(yè)學(xué)院學(xué)報(bào)，2010(7):49-51.WANG Mei-ling， HAO Ai-fang， JIANG Ze-min. Improve undergraduate innovation capability in electronic technology through the practice of teaching reform［J］. Journal of North China Institute of Aerospace Engineering，2010(7):49-51.

［15］ Cypress Semiconductor Corporation. http://www. cypress. com/?rID=51577［EB/OL］. 2013，7.