彭地卓,徐學(xué)軍,,湯 沁,李 驥
(1.長(zhǎng)沙理工大學(xué)物電學(xué)院,湖南長(zhǎng)沙 410004;2.長(zhǎng)沙理工大學(xué)計(jì)通學(xué)院,湖南長(zhǎng)沙 410004)
近年來(lái),為貫徹落實(shí)智能電網(wǎng)“十二五”專項(xiàng)規(guī)劃,變電站作為智能電網(wǎng)的關(guān)鍵支撐點(diǎn),其智能化建設(shè)得到快速發(fā)展。與110 kV以上高壓變電站智能化程度相比,35 kV變電站的設(shè)備數(shù)字化、系統(tǒng)智能化程度較低。目前在對(duì)35 kV變電站的數(shù)字智能化建設(shè),主要是通過(guò)對(duì)舊站升級(jí)改造,完成數(shù)字化技術(shù)變電站的高性價(jià)比[1]。
由于原有35 kV變電站沒(méi)有合并單元這一物理器件,而合并單元作為智能變電站過(guò)程層的關(guān)鍵環(huán)節(jié),不可或缺。合并單元最早是在IEC60044-7/8中提出,合并單元統(tǒng)一同步接收匯總來(lái)自高壓側(cè)互感器的電流、電壓數(shù)字信號(hào),然后對(duì)多路電流電壓信號(hào)信息進(jìn)行處理,再按照規(guī)定的幀格式發(fā)送給保護(hù)測(cè)控裝置[2-4]。對(duì)于傳統(tǒng)電磁式互感器輸出的模擬量電流、電壓信息,合并單元同樣能進(jìn)行數(shù)據(jù)處理和組幀[5]。
合并單元和互感器之間接口規(guī)范目前有3種方案:(1)接收數(shù)字信號(hào)的合并單元,其接收發(fā)送都是數(shù)字信號(hào)的形式,滿足數(shù)字化變電站過(guò)程層測(cè)控和采樣的需求。(2)接收模擬信號(hào)的合并單元,其接收為模擬信號(hào),是為兼容傳統(tǒng)互感器信號(hào)而設(shè)計(jì)。(3)信號(hào)采集器與合并單元的組合,其首先將所有數(shù)據(jù)統(tǒng)一接收后再發(fā)送給合并單元。
本文依據(jù)合并單元設(shè)計(jì)要求,結(jié)合35 kV變電站互感器存在的情況。對(duì)合并單元前端數(shù)據(jù)進(jìn)行預(yù)處理,設(shè)計(jì)模擬信號(hào)采集卡對(duì)來(lái)自互感器的模擬信號(hào)采集轉(zhuǎn)換,給出一種具體的實(shí)現(xiàn)方案。
根據(jù)35 kV變電站的特點(diǎn)和國(guó)內(nèi)智能變電站的發(fā)展現(xiàn)狀,35 kV智能化變電站會(huì)長(zhǎng)時(shí)間處于電子式互感器和傳統(tǒng)電磁式互感器共存的階段[6]。這就要求合并單元既能接收電子式互感器的電流電壓信號(hào),也能接收傳統(tǒng)電磁式互感器的電流電壓信號(hào)。以南瑞繼保PCS-9250-LAV電子式電壓互感器和PCS-9250-LAC-35L電子式電流互感器為例,其信號(hào)輸出類型為模擬小信號(hào),保護(hù)用電流輸出為225 mV,測(cè)量用電流輸出為4 V,電壓二次輸出為4 V。傳統(tǒng)互感器信號(hào)輸出類型為模擬信號(hào),其測(cè)量用電流與電壓二次側(cè)輸出分別為5 A和100 V。
對(duì)于低壓電子式互感器,互感器的輸出信號(hào)并不是直接的數(shù)字信號(hào),所以對(duì)35 kV變電站互感器的數(shù)據(jù)采集,需要設(shè)置兩個(gè)輸入模塊:一是接收傳統(tǒng)互感器的大電流大電壓的模擬信號(hào);二是接收電子式互感器的模擬小信號(hào)。
模擬信號(hào)采集卡原理上分為電壓電流轉(zhuǎn)換模塊、低通濾波模塊和A/D轉(zhuǎn)換模塊3個(gè)部分[7]。模擬信號(hào)采集卡的系統(tǒng)框圖如圖1所示。
圖1 模擬信號(hào)采集卡的系統(tǒng)框圖
模擬信號(hào)采集卡可根據(jù)工程實(shí)際情況,既可作為合并單元的前置處理部分,也可作為合并單元的數(shù)據(jù)接收部分,其模塊可分為電源模塊、電流電壓轉(zhuǎn)換模塊、低通濾波模塊和A/D采樣模塊。模擬信號(hào)采集卡功能結(jié)構(gòu)框圖如圖2所示。
圖2 模擬信號(hào)采集卡功能結(jié)構(gòu)框圖
電流電壓轉(zhuǎn)換模塊的功能是將來(lái)自互感器的電流電壓信號(hào),接收轉(zhuǎn)換成后續(xù)硬件平臺(tái)A/D轉(zhuǎn)換輸入量程范圍內(nèi)的電壓信號(hào)。如上文所述,傳統(tǒng)電磁式互感器的二次額定輸出信號(hào)為5 A和100 V,電子式電流互感器的二次額定輸出200 mV。這些輸入信號(hào)范圍都不在A/D轉(zhuǎn)換芯片輸入量程,故需要先將信號(hào)轉(zhuǎn)換成A/D芯片的量程范圍。模擬信號(hào)采集卡的A/D轉(zhuǎn)換采用6通道AD7606芯片,其內(nèi)部基準(zhǔn)電壓源為2.5 V,輸入量程范圍可選擇為-10~+10 V。
對(duì)于傳統(tǒng)電磁式互感器,設(shè)計(jì)采用湖北天瑞電子有限公司生產(chǎn)的電流電壓互感器。檢測(cè)用電壓輸出型電流變換器選用 TR0176-6C,在額定輸入電流為100 A時(shí)轉(zhuǎn)換輸出為7.07 V;保護(hù)用電壓變換器選用TR1142-1B,在額定輸入為 100 V時(shí)轉(zhuǎn)換輸出為7.07 V。兩種型號(hào)的二次側(cè)轉(zhuǎn)換電壓均在A/D采樣芯片的輸入量程范圍。
對(duì)于電子式互感器,設(shè)計(jì)采用ADI公司的超精密運(yùn)算放大器OP177。該款芯片具有超低失調(diào)電壓(TA=25℃:25μV(最大值))、出色的失調(diào)電壓漂移(0.3μV/℃(最大值))、精度性能優(yōu)越等特點(diǎn),符合合并單元精度標(biāo)準(zhǔn)的數(shù)據(jù)接口采集卡的要求。由OP177芯片構(gòu)成的放大電路如圖3所示。
圖3 OP177的放大電路
根據(jù)AD7606芯片的輸入量程范圍,結(jié)合式(1),在此,電阻R1和R2的取值分別為1 kΩ和19 kΩ。其電壓輸入輸出放大倍數(shù)為20倍,將225 mV放大到4.5 V。
互感器所產(chǎn)生的電流電壓模擬信號(hào)頻率低、幅值小,在傳輸?shù)胶喜卧獣r(shí),易受外界因素的干擾,影響信號(hào)的精確性。故需要對(duì)信號(hào)進(jìn)行濾波,避免干擾。本方案由于采用AD7606轉(zhuǎn)換芯片,其內(nèi)部提供了一個(gè)二階抗混疊巴特沃斯濾波器,在±5 V范圍內(nèi),-3 dB帶寬值為15 kHz,圖4為AD7606內(nèi)部濾波器電路圖。
圖3中引腳3和6分別為輸入輸出端口,電阻R1和R2決定運(yùn)算放大器的放大倍數(shù),即
圖4 AD7606內(nèi)部濾波器
AD7606芯片是ADI公司的一款16位、8/6/4通道的同步采樣的逐次逼近型模數(shù)轉(zhuǎn)換器。內(nèi)置模擬輸入箝位保護(hù)、二階混疊濾波器、跟蹤放大器、靈活的數(shù)字濾波器、2.5 V基準(zhǔn)電壓源、基準(zhǔn)電壓緩沖以及高速串行和并行接口。所有通道均能以高達(dá)200 kSPS的吞吐速率采樣。具有95.5 dB SNR。
由于合并單元最多需要同步采集12路的電流電壓信號(hào),設(shè)計(jì)方案中選取兩片6通道的AD7606-6芯片,能較好地滿足智能合并單元所需要的分辨率和性能要求。AD7606的引腳配置如圖5所示。
圖5 AD7606-6引腳配置
以下是本方案中AD7606-6引腳設(shè)置幾點(diǎn)說(shuō)明:
(1)CONVST A、B引腳。AD7606-6的6個(gè)轉(zhuǎn)換通道分為兩組 V1、V2、V3和 V4、V5、V6,這兩組通道由CONVST轉(zhuǎn)換控制信號(hào)控制。當(dāng)啟動(dòng)轉(zhuǎn)換控制信號(hào)CONVST A時(shí)同步采樣V1、V2和V3通道的模擬信號(hào),當(dāng)啟動(dòng)轉(zhuǎn)換控制信號(hào)CONVST B時(shí)同步采樣V4、V5和V6通道的模擬信號(hào)。當(dāng)CONVST A或CONVST B引腳從低電平變?yōu)楦唠娖綍r(shí),相應(yīng)模擬輸入的前端采樣保持電路被設(shè)置為保持。
(2)RANGE引腳。模擬輸入通道的輸入范圍可由此引腳的極性決定。在前面的放大電路中,電流電壓信號(hào)放大到±4.5 V或7.07 V,故此引腳需根據(jù)實(shí)際情況設(shè)置。與邏輯低電平相連,所有通道的模擬輸入范圍為±5 V。與邏輯高電平相連,所有通道的模擬輸入范圍為±10 V。
(3)PAR/SER/BYTE SEL引腳。此引腳為并行/串行/字節(jié)/接口選擇輸入。將此引腳與邏輯低電平相連,選擇并行接口?;ジ衅鬏敵龅臄?shù)據(jù)DB[0∶15]將高速并行發(fā)送給合并單元。
(4)CS和RD/SCLK引腳。CS引腳為片選管腳;RD/SCLK引腳決定數(shù)據(jù)是并行或串行輸入。此方案中,由合并單元數(shù)據(jù)接收器FPGA控制兩個(gè)引腳邏輯低電平,選擇并行輸入模式下,使轉(zhuǎn)換結(jié)果DB[0∶15]輸出在并行數(shù)據(jù)總線上。
為驗(yàn)證方案的可行性,主要是對(duì)模擬信號(hào)數(shù)據(jù)采集卡的放大電路和A/D轉(zhuǎn)換電路,驗(yàn)證是否滿足合并單元的精度要求[8]。
放大電路采用信號(hào)發(fā)生器產(chǎn)生一個(gè)50 Hz、峰值為225 mV的模擬電壓初始信號(hào)。通過(guò)放大電路采用示波器觀察期波形、用萬(wàn)用表測(cè)試其有效值。圖6為放大器電路仿真的對(duì)比結(jié)果圖。
Channel B通道為初始信號(hào),Channel A通道為放大20倍的信號(hào),萬(wàn)用表測(cè)試的有效值為3.182 V。由圖可發(fā)現(xiàn)放大信號(hào)與初始信號(hào)波形保持一致未失真。
圖6 放大器仿真對(duì)比圖
A/D轉(zhuǎn)換電路是在QuartusⅡ9.0環(huán)境下調(diào)試與驗(yàn)證的。由合并單元控制器FPGA同步接收A/D轉(zhuǎn)換的數(shù)字信號(hào)。AD7606的讀操作模式為相連的并行模式。圖7為正電壓并行模式時(shí)序波形圖,圖8為負(fù)電壓并行模式時(shí)時(shí)序波形圖。
圖7 正電壓并行模式時(shí)序波形圖
圖8 負(fù)電壓并行模式時(shí)序波形圖
由圖7和圖8可知,在電子式互感器輸出的電壓信號(hào)放大到正負(fù)滿量程4.5 V時(shí),經(jīng)過(guò)轉(zhuǎn)換后,精度實(shí)驗(yàn)結(jié)果如表1所示。其誤差均值分別為0.89%和1.02%,滿足合并單元電壓精度0.2等級(jí)。
表1 精度實(shí)驗(yàn)結(jié)果
本文對(duì)合并單元的前端數(shù)據(jù)處理部分,以模塊化思路研究實(shí)現(xiàn)了模擬信號(hào)采集卡的設(shè)計(jì)。通過(guò)仿真驗(yàn)證,其工作穩(wěn)定、轉(zhuǎn)換速率快、輸出精度高,滿足合并單元數(shù)據(jù)采集的要求。同時(shí),該采集卡既可作為合并單元的一部分,也可作為傳統(tǒng)變電站就地?cái)?shù)字化裝置。模擬信號(hào)采集卡可以靈活應(yīng)對(duì)35 kV變電站數(shù)字化的改造。
[1]張文靜,朱能翰,鄭佳.35 kV智能數(shù)字化技術(shù)變電站設(shè)計(jì)方案分析[J].科技創(chuàng)新與應(yīng)用,2012(10):30.
[2]EVT.IEC6044 -7 Instrument transformers- part[S].USA:Electrical Voltage Transducers,2002.
[3]EVT.IEC6044 -8 Instrument transformers- part[S].USA:Electrical Voltage Transducers,2002.
[4]王偉明,段雄英.基于FPGA的電子式互感器智能合并單元研制[J].電力系統(tǒng)保護(hù)與控制,2012,40(2):131 -134.
[5]高翔.智能變電站技術(shù)[M].北京:中國(guó)電力出版社,2012.
[6]王振岳,陳偉,鹿海成,等.電子式與電磁式互感器的比較及在智能電網(wǎng)中的應(yīng)用[J].華電技術(shù),2012,34(2):1-5
[7]宋金澮,康怡,張旭,等.基于IEC61850標(biāo)準(zhǔn)中SCL的智能電子設(shè)備建模[J].電子科技,2012,25(9):21 -24.
[8]周春霞,李明,張維,等.針對(duì)500kV數(shù)字化變電站過(guò)程層采樣的動(dòng)模試驗(yàn)及若干問(wèn)題探討[J].電網(wǎng)建技術(shù),2011,35(1):219-223.