基于FPGA的三相電網(wǎng)故障環(huán)境下鎖相技術(shù)分析

劉 超，莊圣賢，劉思佳，謝茂軍

(1.西南交通大學(xué)信息科學(xué)與技術(shù)學(xué)院，四川成都 610031;2.西南交通大學(xué)電氣學(xué)院，四川成都 610031)

在光伏并網(wǎng)逆變器設(shè)備中準(zhǔn)確實(shí)時(shí)地追蹤電網(wǎng)頻率和相位是并網(wǎng)不可缺少的環(huán)節(jié)。文獻(xiàn)［1］中全面綜述了過(guò)零點(diǎn)檢測(cè)、鎖相環(huán)、加權(quán)最小均方差估計(jì)和變換角檢測(cè)等常用的相位追蹤方法。本文采用目前應(yīng)用較為普遍的相位同步方法，即基于同步旋轉(zhuǎn)坐標(biāo)變換的三相鎖相環(huán)。文獻(xiàn)［2～3］說(shuō)明此方法下的三相鎖相環(huán)適用范圍廣、魯棒性強(qiáng)。文獻(xiàn)［4～6］中分析了電壓不平衡、直流分量和諧波等干擾下采用DSP技術(shù)以軟件方式實(shí)現(xiàn)數(shù)字鎖相環(huán)。在DSP平臺(tái)下實(shí)現(xiàn)PLL優(yōu)點(diǎn)是比較靈活，但是對(duì)CPU資源耗費(fèi)大導(dǎo)致性能受限。本文采用全新的流水線結(jié)構(gòu)編寫(xiě)Verilog HDL語(yǔ)言在FPGA里實(shí)現(xiàn)三相鎖相環(huán)的4個(gè)模塊，即dq變換鑒相器、PI環(huán)路濾波器、數(shù)控振蕩器和cordic算法模塊。各模塊以純硬件電路并行運(yùn)行，不占CPU資源，且由于采用流水線結(jié)構(gòu)，其中cordic模塊和乘法器等資源可以分時(shí)復(fù)用大幅節(jié)約了資源。在各模塊內(nèi)部流水線準(zhǔn)確地時(shí)序控制便可以高效的實(shí)現(xiàn)三相鎖相環(huán)。最后本文通過(guò) Matlab模擬各種電網(wǎng)故障，并通過(guò)Modelsim仿真驗(yàn)證。仿真結(jié)果表明，該系統(tǒng)的動(dòng)態(tài)響應(yīng)速度快，抗干擾能力強(qiáng)。

1 三相鎖相環(huán)基本框架和工作原理

由圖1得到三相PLL在的結(jié)構(gòu)和工作原理。由于坐標(biāo)變換算法的優(yōu)越性，基于坐標(biāo)變換的三相鎖相環(huán)研究比較多。文獻(xiàn)［2，4～7］均對(duì)此方法進(jìn)行了介紹。鎖相環(huán)主要由鑒相器(PD)、環(huán)路濾波器(LF)和壓控振蕩器(VCO)組成，本文以旋轉(zhuǎn)坐標(biāo)變換作為系統(tǒng)鑒相器。將三相采樣電壓ua、ub、uc通過(guò)clark變換從三相靜止abc坐標(biāo)系到兩相靜止αβ系，再以d軸定向從兩相靜止αβ坐標(biāo)系到同步旋轉(zhuǎn)坐標(biāo)dq系［8］。輸出的ud就是鎖相環(huán)輸出估計(jì)角θ*和輸入相角θ的差值，該相位差信號(hào)經(jīng)過(guò)PI調(diào)節(jié)鎖定到輸入信號(hào)的角頻率ω，最后通過(guò)數(shù)控振蕩器對(duì)ω積分即可得到鎖相環(huán)輸出跟蹤相位。通過(guò)PLL對(duì)三相電網(wǎng)相位的準(zhǔn)確的追蹤，為實(shí)現(xiàn)并網(wǎng)電流對(duì)電網(wǎng)的同步運(yùn)行，即相位相同、頻率相同，提供了重要的前提。

圖1 三相鎖相環(huán)原理圖

1.1 dq坐標(biāo)變換鑒相器

傳統(tǒng)過(guò)零鑒相器雖然實(shí)現(xiàn)簡(jiǎn)單，但面對(duì)電網(wǎng)中的諧波、毛刺等情況會(huì)存在多個(gè)過(guò)零點(diǎn)，以致鎖相失?。?］。為解決這一問(wèn)題，本文采用dq同步坐標(biāo)軸變換實(shí)現(xiàn)鎖相環(huán)鑒相器功能。

通過(guò)ADC采樣的三相電網(wǎng)電壓數(shù)字信號(hào)經(jīng)歸一化后表示為

式(1)中 ua、ub、uc是瞬時(shí)電網(wǎng)電壓;θ是 a相瞬時(shí)相位角。

uα=U sinθ，uβ=U cosθ通過(guò)靜止坐標(biāo)變換，三相電壓矢量投影到兩相靜止坐標(biāo)系上有

式(2)中Tαβ為靜止坐標(biāo)變換矩陣

通過(guò)同步坐標(biāo)變換uα、uβ投影到同步旋轉(zhuǎn)坐標(biāo)系下

式(3)中Tdq是同步坐標(biāo)變換矩陣

求出d軸分量為

三相鎖相環(huán)原理即通過(guò)PI控制器調(diào)節(jié)ud～0，從而實(shí)現(xiàn)相位頻率鎖定。對(duì)電網(wǎng)電壓信號(hào)的相位頻率鎖定后θ和θ*趨于相等，即兩者之差趨于零，可以線性化式(4)為

從式(4)～式(5)中可看出，dq坐標(biāo)變換輸出ud即為電網(wǎng)電壓相位角與鎖相環(huán)輸出的估計(jì)角，完成了兩者相位差的計(jì)算。

最后輸出并網(wǎng)三相電流為

其中

1.2 使用cordic算法計(jì)算三角函數(shù)

采用硬件電路對(duì)鎖相環(huán)的各個(gè)算法模塊進(jìn)行實(shí)現(xiàn)，其中涉及到的乘法運(yùn)算會(huì)耗費(fèi)大量的資源，同時(shí)由于三角函數(shù)的實(shí)現(xiàn)通常采用查表法，該方法會(huì)占用大量的片內(nèi)RAM資源，并且精度越高，資源耗費(fèi)越大。本文為了適應(yīng)FPGA的特點(diǎn)，采用Cordic(Coordinated Rotation Digital Computer)算法計(jì)算三角 函數(shù)［10］。Cordic算法只需用到移位以及加減法等簡(jiǎn)單運(yùn)算，因而在硬件電路上能夠高效而簡(jiǎn)便地實(shí)現(xiàn)。

1.3 PI環(huán)路濾波和NCO數(shù)控振蕩器

本文采用具有良好控制性能的PI控制器作為本次設(shè)計(jì)的環(huán)路濾波器。其傳輸函數(shù)為

其中，Kp為控制器的比例系數(shù);Ki為控制器的積分系數(shù)。輸入偏差與輸出頻率控制信號(hào)的關(guān)系為

離散化數(shù)學(xué)模型為

m(n)即為本文實(shí)驗(yàn)所要觀察的頻率控制字信號(hào)。

通過(guò)文獻(xiàn)［6］分析要考慮動(dòng)態(tài)響應(yīng)能力，Ki越大響應(yīng)就越快，但環(huán)路的穩(wěn)定性和濾波效果越差，因此速度與穩(wěn)定性和濾波效果之間存在矛盾［11］。所以本文采用比例積分控制器。

最后本文通過(guò)數(shù)控振蕩器對(duì)環(huán)路濾波器輸出的頻率控制字進(jìn)行累加，為避免溢出，累加到2π時(shí)清零，重新開(kāi)始累加，以達(dá)到跟蹤輸入正弦波角頻率的目的。數(shù)控振蕩器環(huán)節(jié)的表達(dá)式為

2 三相鎖相環(huán)在FPGA中實(shí)現(xiàn)結(jié)構(gòu)及優(yōu)化

圖2 三相鎖相環(huán)在FPGA中的硬件設(shè)計(jì)框圖

2.1 鑒相器數(shù)字化

由圖1和式(3)可知，三相鎖相環(huán)只需利用dq坐標(biāo)轉(zhuǎn)換的ud分量

有

從式(12)可看出，完成該運(yùn)算需要，4次乘法4次加法兩次調(diào)用cordic三角函數(shù)模塊。若進(jìn)行以下變換

從圖2和式(13)可得，由于文中cordic算法使用16級(jí)流水線結(jié)構(gòu)，所以把上式中的3次cos并行調(diào)用cordic塊，每調(diào)用一次分別延時(shí)一個(gè)時(shí)鐘。由于復(fù)用cordic塊，可節(jié)約兩個(gè)cordic塊資源。ub和uc分別延時(shí)一個(gè)和兩個(gè)時(shí)鐘后與cordic輸出對(duì)齊，再分別進(jìn)行相乘，乘法器也只用一個(gè)。但是由2個(gè)時(shí)鐘延時(shí)最后得到ud，從實(shí)現(xiàn)數(shù)據(jù)看，對(duì)結(jié)果沒(méi)有影響。

2.2 環(huán)路濾波器和壓控振蕩器

由圖2和式(9)得到環(huán)路濾波器的離散數(shù)學(xué)模型可看出，該環(huán)節(jié)的實(shí)現(xiàn)需要兩個(gè)乘法器和兩個(gè)加法器。其中，PI參數(shù)Kp、Ki決定了系統(tǒng)控制性能在經(jīng)過(guò)折中處理后取 Kp=0.022，Ki=0.003，系統(tǒng)采樣頻率為10 kHz。

由于鑒相器的輸入范圍是0～2π，所以數(shù)控振蕩器的離散數(shù)學(xué)模型改為

如式(14)所示，數(shù)控振蕩器數(shù)學(xué)模型中包含兩個(gè)加法器和一個(gè)乘法器。通過(guò)對(duì)累加角度求模，實(shí)現(xiàn)角度的歸一化。

3 電網(wǎng)故障及Modelsim仿真結(jié)果分析

本文仿真結(jié)果均通過(guò)頻率控制字觀察。仿真系統(tǒng)中，設(shè)定三相電網(wǎng)電壓的采樣頻率Fs=10 kHz，電網(wǎng)工頻Fc=50 Hz，對(duì)采樣頻率歸一化后的數(shù)字角頻率ωs=2π≈0.031 4。在電網(wǎng)電壓正常運(yùn)行下，鎖相環(huán)輸

出頻率控制字基本上穩(wěn)定在0.031 4。

3.1 三相不平衡分析

電網(wǎng)電壓出現(xiàn)不平衡時(shí)，可表示為

式(15)中β和τ是電網(wǎng)bc兩相不平衡分量系數(shù)。通過(guò)clark變換有

從上式可看出，三相電壓經(jīng)過(guò)兩相靜止坐標(biāo)變換后存在不平衡分量。再將上式通過(guò)dq變換則有

其中

由于相位鎖定后，θ約等于θ*，所以上式可以簡(jiǎn)化為

如式(18)所示，在不平衡電網(wǎng)環(huán)境下會(huì)鑒相器輸出會(huì)出現(xiàn)基波的2倍頻分量。

圖3為Modelsim三相不平衡時(shí)仿真結(jié)果(β=－0.3，τ= －0.5)。

圖3 三相不平衡的仿真圖

如圖3所示，lf_out輸出有一定抖動(dòng)，頻率控制字為lf_out/226，最大為0.034 3，最小為0.029 47。誤差0.000 3 rad，因此系統(tǒng)滿足設(shè)計(jì)要求。

3.2 高次諧波影響

三相電網(wǎng)含有奇數(shù)次諧波時(shí)

式(19)中n代表所含諧波次數(shù)，本文對(duì)含有3、5、7次諧波的電網(wǎng)進(jìn)行計(jì)算并且仿真。兩相靜止坐標(biāo)變換有

通過(guò)dq變換后有

從上式中可看出，在相位鎖定后會(huì)相位差值信號(hào)出現(xiàn)偶數(shù)次諧波。同理若在電網(wǎng)中存在偶數(shù)次諧波，則輸出會(huì)包含奇次諧波。

圖4所示，穩(wěn)態(tài)輸出有波動(dòng)，據(jù)分析在一個(gè)周期內(nèi)頻率控制字lf_out最小值為0.026 96，最大值為0.035 113 6。波動(dòng)范圍0.003 7～0.004 4 rad。雖然在鑒相器輸出中會(huì)含有一定量的諧波干擾，在經(jīng)過(guò)系統(tǒng)環(huán)路濾波器后干擾得以減小，最終在鎖相環(huán)輸出的追蹤相位角中基本不含諧波，滿足設(shè)計(jì)要求。

圖4 含有3、5、7次諧波三相鎖相環(huán)仿真圖

3.3 直流分量影響

式(22)中 UDCa、UDCb和 UDCc分別代表 abc三相電壓中所含的直流分量。經(jīng)過(guò)兩相靜止坐標(biāo)變換后有

從式(24)看出鎖定后，輸出含有與輸入同頻率的信號(hào)干擾。

本次仿真中abc三相分別加入10%、20%和30%的直流分量，從圖5可看出頻率控制字的輸出范圍在0.027 9～0.035 5 rad，在理論范圍之內(nèi)，與式(24)分析一致。

圖5 直流分量影響時(shí)鑒相器和頻率控制字輸出

3.4 在不同環(huán)境下的分析

abc三相電壓輸入不平衡、含有直流分量及大量的高次諧波。

對(duì)應(yīng)具體輸入量，在輸出穩(wěn)定后，本系統(tǒng)相位控制字輸出最大值0.036 4，最小值為0.026 9，平均值為0.031 65?？梢?jiàn)在有綜合電網(wǎng)故障環(huán)境下，此算法的鎖相環(huán)輸出仍能有效地跟蹤電網(wǎng)基波相位。

圖6 諧波、直流分量且三相不平衡時(shí)鎖相環(huán)輸出

3.5 頻率突變時(shí)仿真

在輸入三相對(duì)稱無(wú)諧波的電壓信號(hào)時(shí)，中間某時(shí)刻電網(wǎng)頻率從50 Hz突然跳變到55 Hz幅值不變。此時(shí)，相應(yīng)的仿真為圖7所示，該算法可較好地克服電網(wǎng)頻率突變，在一定時(shí)間后能正確地追蹤電網(wǎng)基波相位。

圖7 在1 s時(shí)發(fā)生發(fā)生頻率突變鎖相環(huán)輸出

3.6 相位突變時(shí)仿真

當(dāng)三相對(duì)稱電壓輸入相位在1 s時(shí)發(fā)生突變，得到的輸入、輸出相位如圖8所示，此算法在相位發(fā)生突變的情況下還能較好地調(diào)節(jié)和追蹤變化后的基波相角。

圖8 相位突變時(shí)鎖相環(huán)輸出

4 結(jié)束語(yǔ)

本文通過(guò)流水線和模塊化的理念，利用Verilog語(yǔ)言解決了三相鎖相環(huán)在FPGA平臺(tái)上的實(shí)現(xiàn)。由于流水線對(duì)資源的復(fù)用，所以節(jié)省了FPGA上的資源。

從實(shí)驗(yàn)結(jié)果可看出，在極為惡劣的環(huán)境下，包含電網(wǎng)電壓大幅度不平衡、直流分量嚴(yán)重、含大量諧波、頻率突變和相位突變等情況，本文所設(shè)計(jì)的系統(tǒng)均能良好地實(shí)現(xiàn)對(duì)電網(wǎng)電壓基波相位鎖定，說(shuō)明該系統(tǒng)具有較好的抗干擾能力。因此，該系統(tǒng)適用于并網(wǎng)光伏逆變器和工作環(huán)境惡劣的電力電子裝置中。

［1］胡為兵，李開(kāi)成.電力系統(tǒng)實(shí)時(shí)相位同步方法的研究和比較［J］.電測(cè)與儀表，2007，44(8):1－4.

［2］舒澤亮，郭育華，湯堅(jiān).基于 FPGA的三相鎖相環(huán)實(shí)現(xiàn)［J］.電力電子技術(shù)，2005，39(6):126 －128.

［3］BANISLAV D，EDDY S.Phase measurement of distorted periodic signals based on nonsynchronous digital filtering［J］.IEEE Transactions on Instrum，Meas，2001，50(4):864 －867.

［4］Se Kyo Chung.A phase tracking system for three phase utility interface inverters ［C］.IEEE Transactions on Power Electronics'00，2000:431 －438.

［5］龔錦霞，解大，張延遲.三相數(shù)字鎖相環(huán)的原理及性能［J］.電工技術(shù)學(xué)報(bào)，2009，24(10):94 －99.

［6］周國(guó)梁，石新春，付超.三相電壓畸變條件下軟件鎖相環(huán)分析與實(shí)現(xiàn)［J］.電力電子技術(shù)，2007，41(7):47 －49.

［7］孫浩，袁慧梅.基于FPGA的三相鎖相環(huán)的優(yōu)化設(shè)計(jì)方案［J］.電力系統(tǒng)保護(hù)與控制，2009，37(10):98 －110.

［8］張興，張崇巍.PWM整流器及其控制［M］.北京:機(jī)械工業(yè)出版社，2012.

［9］孔雪娟，羅疇，彭力，等.基于周期控制的逆變器全數(shù)字鎖相環(huán)的實(shí)現(xiàn)和參數(shù)設(shè)計(jì)［J］.中國(guó)電機(jī)工程學(xué)報(bào)，2007，27(1):60－64.

［10］陸鵬威，梅杓春.基于cordic算法實(shí)現(xiàn)三角函數(shù)的運(yùn)算［J］.理論與方法，2008，27(1):10 －11.

［11］FELICE L，POMPEO M，GIULIANO R.Robust and fast Three－ phase PLL tracking system［J］.IEEE Transactions on Industrial Electronics，2011，58(1):221 －231.