基于FPGA的數(shù)字正交檢波的實(shí)現(xiàn)

靳鵬

【摘要】闡述了數(shù)字正交檢波的基本原理，設(shè)計(jì)完成了數(shù)字正交檢波在FPGA中的實(shí)現(xiàn)，最后給出了測(cè)試結(jié)果，驗(yàn)證了設(shè)計(jì)的正確性。

【關(guān)鍵詞】正交檢波;FPGA

Implementation of Digital Orthogonal Demodulation based on FPGA

Jin Peng

Abstract：The basic principle of digital orthogonal demodulation is introduced.Later，it expounds the implementation of digital orthogonal demodulation in FPGA.Finally，the measurement is performed to verify the correctness of the design.

Keywords：Orthogonal Demodulation;FPGA

隨著軟件無(wú)線電技術(shù)的發(fā)展，傳統(tǒng)的模擬接收機(jī)已經(jīng)被數(shù)字接收機(jī)所取代。相對(duì)于模擬接收機(jī)中所使用的模擬正交檢波，現(xiàn)在的數(shù)字接收機(jī)中普遍使用數(shù)字正交檢波，直接對(duì)中頻信號(hào)進(jìn)行采樣，將模擬中頻信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，之后在數(shù)字域?qū)π盘?hào)進(jìn)行處理，得到兩路正交的基帶信號(hào)[1]。這種方法相較于傳統(tǒng)的模擬正交檢波方法，具有非常高的精度和穩(wěn)定性，并且可以提高系統(tǒng)的靈活性。目前，數(shù)字正交檢波主要是通過(guò)使用專(zhuān)用可編程芯片、DSP和FPGA這三種方式來(lái)實(shí)現(xiàn)。FPGA具有出色的并行處理能力，適用于相關(guān)運(yùn)算和濾波等各種復(fù)雜的數(shù)字信號(hào)處理運(yùn)算。此外，F(xiàn)PGA的可編程性使其具有極大的靈活性，非常便于系統(tǒng)的功能擴(kuò)充和升級(jí)，是目前被普遍采用的一種數(shù)字正交檢波實(shí)現(xiàn)方法。本文基于Altera公司的StratixⅢ系列中的EP3SE110F1152來(lái)實(shí)現(xiàn)對(duì)一中頻窄帶信號(hào)的數(shù)字正交檢波及后續(xù)處理。

1.數(shù)字正交檢波的原理

對(duì)于一個(gè)實(shí)的窄帶信號(hào)，其可以表示為：

（1）

上式中xI（t）和xQ（t）分別是信號(hào)的同相分量和正交分量，為信號(hào)載頻，a（t），（t）分別為信號(hào)包絡(luò)和相位，并且有如下關(guān)系：

（2）

（3）

（4）

（5）

信號(hào)同相分量和正交分量構(gòu)成的復(fù)包絡(luò)信號(hào)為：

（6）

它包含了信號(hào)的所有有用信息。I、Q分量的幅度和相位關(guān)系反應(yīng)了期望信號(hào)的幅度和相位關(guān)系。因此，在正交解調(diào)過(guò)程中，I、Q分量的相對(duì)關(guān)系必須嚴(yán)格保持，以確保能得到高質(zhì)量的信號(hào)。

在傳統(tǒng)的模擬處理方式中，正交I、Q兩路信號(hào)的解調(diào)是通過(guò)模擬復(fù)解調(diào)來(lái)實(shí)現(xiàn)的，其基本原理是用壓控振蕩器和鎖相環(huán)產(chǎn)生兩路正交的中頻載波信號(hào)[2]。使用模擬乘法器將輸入的中頻信號(hào)與兩路正交的中頻載波信號(hào)分別相乘來(lái)實(shí)現(xiàn)信號(hào)在頻域的搬移，然后通過(guò)低通濾波器得到I、Q兩路正交的基帶信號(hào)。受限于模擬器件的性能，模擬復(fù)解調(diào)方法的性能和穩(wěn)定性都不夠理想。

使用數(shù)字正交檢波技術(shù)，可以很好地解決模擬處理方式中存在的I、Q兩路信號(hào)幅度不一致和正交誤差等問(wèn)題，從而為后續(xù)的數(shù)字信號(hào)處理提供高質(zhì)量的信號(hào)。在對(duì)中頻窄帶信號(hào)進(jìn)行采樣時(shí)，如果根據(jù)Nyquist采樣定理[3]來(lái)進(jìn)行采樣，則采樣速率要不低于信號(hào)最高頻率的兩倍。采樣速率過(guò)高會(huì)加大實(shí)現(xiàn)的難度，并且會(huì)增加后級(jí)信號(hào)處理的負(fù)擔(dān)。利用中頻采樣定理，可以用較低的采樣速率來(lái)實(shí)現(xiàn)對(duì)中頻窄帶信號(hào)的采樣，從而解決這一問(wèn)題，且采樣后的數(shù)字信號(hào)沒(méi)有發(fā)生頻譜混疊現(xiàn)象，能準(zhǔn)確地還原信號(hào)。根據(jù)中頻采樣定理，采樣率fs、信號(hào)中心頻率f0和信號(hào)帶寬B滿足以下關(guān)系[3]：

（7）

中頻正交采樣常用的方法有以下四種：低通濾波法、Hilbert變換法、數(shù)字插值檢波方法和函數(shù)插值法。這些方法的基本原理是一致的，只是在具體的實(shí)現(xiàn)方式上有所不同，都可以看作統(tǒng)一的低通濾波形式，下面僅僅介紹低通濾波法。

對(duì)式（1）中的窄帶中頻信號(hào)做正交解調(diào)處理：

（8）

（9）

上述處理是一個(gè)下變頻的過(guò)程，對(duì)其進(jìn)行低通濾波：

（10）

（11）

其中：。

將上述過(guò)程映射到數(shù)字域，就可以得到中頻正交采樣的低通濾波法。以對(duì)式（1）和，進(jìn)行采樣，并結(jié)合中頻采樣定理可以得到：

（12）

（13）

（14）

式（13）和（14）是分別以{1，0，-1，0}和{0，-1，0，1}為周期的兩個(gè)循環(huán)序列。低通濾波法的框圖如圖1所示。

圖1 低通濾波法框圖

2.數(shù)字正交檢波基于FPGA的實(shí)現(xiàn)

根據(jù)前文所述的數(shù)字正交檢波原理，其在FPGA中的實(shí)現(xiàn)主要有以下三個(gè)過(guò)程：數(shù)字混頻、低通濾波和抽取。

2.1 數(shù)字混頻

數(shù)字混頻通過(guò)將數(shù)字中頻信號(hào)分別與兩個(gè)正交的數(shù)字本振相乘來(lái)完成數(shù)字混頻。根據(jù)前文所述，數(shù)字本振可以使用{1，0 -1 0}和{0，1 0 -1}這兩個(gè)周期序列來(lái)代替。這樣就可以用數(shù)據(jù)本身、數(shù)據(jù)取反和0來(lái)取代傳統(tǒng)的乘法運(yùn)算，然后通過(guò)選擇器將數(shù)據(jù)選擇輸出，完成數(shù)字混頻。采用這種方法可以簡(jiǎn)化運(yùn)算，同時(shí)還能夠節(jié)約乘法器資源。數(shù)字混頻的實(shí)現(xiàn)框圖如圖2所示。

圖2 數(shù)字混頻的實(shí)現(xiàn)框圖

2.2 低通濾波

在完成數(shù)字混頻之后，需要對(duì)信號(hào)進(jìn)行低通濾波處理，以抑制掉鏡頻分量，保留正頻分量，從而得到I、Q兩路基帶信號(hào)。低通濾波通過(guò)FIR濾波器來(lái)實(shí)現(xiàn)。

在FPGA中，F(xiàn)IR濾波器通常使用FIR濾波器IP核或者乘法器來(lái)實(shí)現(xiàn)。在本設(shè)計(jì)中，先根據(jù)性能指標(biāo)要求仿真計(jì)算得出一組濾波器系數(shù)，之后調(diào)用FIR濾波器IP核加載濾波器系數(shù)來(lái)實(shí)現(xiàn)FIR低通濾波器。

2.3 抽取

為了降低后級(jí)信號(hào)處理的壓力，需要通過(guò)抽取來(lái)對(duì)數(shù)據(jù)進(jìn)行降速處理。抽取主要是根據(jù)系統(tǒng)要求選擇合適的抽取率，通過(guò)抽取時(shí)鐘實(shí)現(xiàn)對(duì)信號(hào)的降采樣。對(duì)數(shù)據(jù)的抽取可以通過(guò)FIFO、雙口RAM或者D觸發(fā)器來(lái)實(shí)現(xiàn)。

圖3 數(shù)字正交檢波后的I、Q兩路信號(hào)

3.測(cè)試驗(yàn)證

根據(jù)前文所述，本設(shè)計(jì)在Altera公司的FPGA芯片上實(shí)現(xiàn)，使用ADI公司的A/D芯片AD6645來(lái)完成對(duì)中頻模擬信號(hào)的中頻采樣，實(shí)現(xiàn)模數(shù)轉(zhuǎn)換。測(cè)試中輸入的中頻模擬信號(hào)為一個(gè)線性調(diào)頻信號(hào)，使用signaltap在線邏輯分析儀采集到的經(jīng)過(guò)數(shù)字正交檢波得到的I、Q兩路信號(hào)如圖3所示。

本文主要研究了數(shù)字正交檢波的基本原理以及其基于FPGA的實(shí)現(xiàn)方法。FPGA在設(shè)計(jì)和修改上的靈活性，可以使其滿足各種不同應(yīng)用場(chǎng)合的要求，非常適合用來(lái)替代專(zhuān)用芯片實(shí)現(xiàn)數(shù)字正交檢波。經(jīng)過(guò)測(cè)試驗(yàn)證，本文中的設(shè)計(jì)達(dá)到了預(yù)期的結(jié)果。

參考文獻(xiàn)

[1]Pellon.L.E.A Double Nyquist Digital Product Detector for Quadrature Sampling.Signal Processing IEEE Trans on SP.1992，7，Vol.40（7）：1670-1681.

[2]劉樹(shù)彬，吳義寶，安琪，等.一個(gè)雷達(dá)中頻信號(hào)數(shù)字復(fù)解調(diào)系統(tǒng)的實(shí)現(xiàn)[J].核電子學(xué)與探測(cè)技術(shù)，2003，7，Vol.23（7）：364-366.

[3]楊小牛，樓才義，徐建良.軟件無(wú)線電原理與應(yīng)用（第一版）[M].北京：電子工業(yè)出版社，2001.