一種射頻信號干擾器的設(shè)計

周 毅，馬 沛，寧 銀，王 鍇，佘世剛

（中國空間技術(shù)研究院 蘭州物理研究所，甘肅 蘭州 730000）

一種射頻信號干擾器的設(shè)計

周 毅，馬 沛，寧 銀，王 鍇，佘世剛

（中國空間技術(shù)研究院 蘭州物理研究所，甘肅 蘭州 730000）

為了測試電子設(shè)備的抗干擾能力，設(shè)計了一種射頻信號干擾器，可用于產(chǎn)生406.0～406.1 MHz范圍內(nèi)的隨機(jī)干擾、點頻干擾和掃頻干擾信號。設(shè)計采用了直接數(shù)字頻率合成（DDS）技術(shù)，通過單片機(jī)對DDS芯片的控制，可靈活產(chǎn)生需要的干擾頻率。

干擾器；隨機(jī)干擾；點頻干擾；掃頻干擾；DDS

隨著電子設(shè)備的使用越來越普遍，電子設(shè)備之間的干擾問題也越來越突出，特別是通信設(shè)備的干擾問題，這使得電路工程師在電子產(chǎn)品的設(shè)計過程中不得不考慮設(shè)備的抗干擾問題，并且有必要對通信設(shè)備的抗干擾能力進(jìn)行測試。文中介紹的射頻信號干擾器可用于測試通信設(shè)備的抗干擾能力，能夠產(chǎn)生如下3種干擾：

1）隨機(jī)干擾。在目標(biāo)頻率范圍內(nèi)產(chǎn)生頻率隨機(jī)的干擾信號，湮沒目標(biāo)頻率，也會降低信噪比，形成對正常通信的壓制[1]。

2）點頻干擾。在已知目標(biāo)頻率的情況下，瞄準(zhǔn)目標(biāo)頻率輸出干擾信號，產(chǎn)生對目標(biāo)通信的壓制效果。

3）掃頻干擾。在目標(biāo)頻率范圍內(nèi)進(jìn)行頻率掃描，當(dāng)干擾信號頻率與通信頻率的碰撞概率達(dá)到一定數(shù)值時，就會影響通信的信噪比，導(dǎo)致誤碼率增加，產(chǎn)生有效干擾[2]。

射頻信號干擾器的設(shè)計基于DDS技術(shù)和鎖相環(huán)（PLL）技術(shù)，通過單片機(jī)進(jìn)行控制，能夠產(chǎn)生分辨率極高的干擾頻率，控制方便、靈活。

1 硬件電路設(shè)計

射頻信號干擾器原理框圖如圖1所示，當(dāng)微波開關(guān)接通406.0～406.1 MHZVCO時，輸出隨機(jī)干擾噪聲；當(dāng)微波開關(guān)接通BPF時，輸出點頻干擾或掃頻干擾噪聲。

1.1 隨機(jī)干擾

圖1 硬件系統(tǒng)原理框圖Fig. 1 Block diagram of hardware system

基帶噪聲信號源的隨機(jī)電壓噪聲施加到VCO的電壓控制端，產(chǎn)生噪聲調(diào)頻信號。406.0～406.1 MHzVCO輸出信號的頻率表示為：

式中：ω0為控制電壓為零時VCO輸出頻率，KVCO為VCO電壓控制增益，V0為直流控制電壓，An為噪聲放大電路增益，u(t)為基帶噪聲信號。

當(dāng)微波開關(guān)選通隨機(jī)噪聲輸出時，輸出信號為

式中：KS為微波開關(guān)增益，KA為放大器增益，UVCO為VCO輸出信號幅度。干擾機(jī)的輸出為調(diào)頻噪聲，噪聲幅度為KSKAUVCO，噪聲的中心頻率為ω0+ KVCOV0，噪聲頻譜的范圍取決于Anu(t)的幅度。

1.2 點頻干擾與掃頻干擾

點頻干擾與掃頻干擾通過單片機(jī)控制DDS專用芯片AD9852實現(xiàn)， AD9852具有功耗低，相位累加器位數(shù)高，可產(chǎn)生高頻率的正弦波等優(yōu)點[3]。

DDS輸出頻率：

其中，KF為頻率控制字，fc為外部參考時鐘的頻率，N為DDS相位累加器位數(shù)。AD9852的頻率控制字為48bit，即N=48。

輸出頻率分辨率由下列公式?jīng)Q定：

根據(jù)Nyquist定理[4]，DDS外部參考時鐘頻率至少是輸出頻率的2倍（ fo/ 2），但工程應(yīng)用中，一般將參考頻率設(shè)為最高輸出頻率的5倍以上。本設(shè)計中參考頻率為97.5 MHz，將 的值代入式（4），得DDS輸出信號的頻率分辨率為 3.5×10-7Hz。

AD9852內(nèi)置12bit DAC，其輸出模擬信號頻譜中除 fo外還帶有fc、fc±fo等頻率分量（fc- fo的頻率最低），需設(shè)計一個LPF將其濾除，此處采用了圖2所示的七階Butterworth低通濾波器[5]，對該濾波器使用ADS仿真的結(jié)果如圖3所示，81 MHz處的衰減達(dá)到-80.683 dB。

圖2 七階Butterworth低通濾波器Fig. 2 Seven order low pass filter of Butterworth

圖3 濾波器仿真結(jié)果Fig. 3 Simulation result of the filter

2 軟件設(shè)計

AD9852的控制一般采用SPI口，普通的MCS51單片機(jī)不帶SPI口，需要用P1口模擬SPI口[6]，并提供IO UD CLK和FSK信號。

AD9852提 供 了 5種 工 作 模 式：Single tone、FSK、Ramped FSK、Chirp、BPSK。Single tone模式輸出單一頻率，Ramped FSK模式和Chip模式可以產(chǎn)生掃頻信號，本設(shè)計采用Ramped FSK模式，輸出頻率的波形如圖4所示。

單片機(jī)軟件主程序流程圖如圖5所示。單片機(jī)通過微波開關(guān)來選擇隨機(jī)干擾模式或點頻干擾/掃頻干擾模式，通過向DDS寫控制字來控制DDS的輸出模式。對式（3）進(jìn)行變換得到頻率控制字：

圖4 Ramped FSK模式輸出波形Fig. 4 Output waveform of ramped FSK mode

例如，輸出頻率為16.0 MHz時，KF= 46 190 765 408 928=(2A02A02A02A0)16。

圖5 軟件主程序流程圖Fig. 5 Flow chart of main program

3 測試結(jié)果

對干擾器的3種干擾模式分別進(jìn)行測試，得到的結(jié)果如圖6(a)～(c)所示，其中圖6(b)是使用頻譜儀的最大保持功能記錄到的頻率掃描軌跡。測試結(jié)果滿足要求。

4 結(jié) 論

文中介紹的干擾器能夠產(chǎn)生3種干擾信號：隨機(jī)干擾、點頻干擾和掃頻干擾，其中點頻干擾和掃頻干擾是基于單片機(jī)對DDS芯片[7]AD9852[8]的控制產(chǎn)生，整個系統(tǒng)的控制靈活、高效。測試結(jié)果表明，系統(tǒng)能夠準(zhǔn)確產(chǎn)生所需要的干擾信號，滿足抗干擾性能測試的需要。雖然本設(shè)計產(chǎn)生的干擾信號位于406 MHz頻段，但這樣的電路結(jié)構(gòu)也可用于其它頻段（需修改VCO、PLL等電路），例如手機(jī)通信頻段，因此本電路結(jié)構(gòu)對其它頻段的應(yīng)用同樣具有借鑒意義。

[1] 呂波,張曉發(fā).噪聲壓制式手機(jī)干擾機(jī)設(shè)計[J].電子工程師,2004,30(6):28-30.

LV Bo, ZHANG Xiao-fa. Design of noise blanking mobile phone jammer, Electronic Engineer, 2004, 30(6): 28-30.

[2] 郭光勝,王華奎.手機(jī)通信干擾設(shè)備的設(shè)計[J].電子設(shè)計工程,2009,17(1):28-30.

GUO Guang-sheng, WANG Hua-kui. Design of communication jamming equipment for mobile telephone. Electronic Design Engineering, 2009, 17(1): 28-30.

[3] Analog Devices. CMOS 300 MSPS Complete-DDS AD9852[EB/OL].USA: [s.n.],2002[2013-6-26].http://www.analog.com.

[4] 樊昌信,詹道庸,徐炳祥,等.通信原理[M],北京:國防工業(yè)出版社,2001.

[5] 森榮二.LC濾波器設(shè)計與制作[M].薛培鼎,譯.北京:科學(xué)出版社,2006.

[6] 姚小朋，張捷．基于DDS的多波形信號發(fā)生器設(shè)計[J].現(xiàn)代儀器,2007,13(2):41-43.

YAO Xiao-peng, ZHANG Jie. Design of multi-signal generator based on DDS[J]. Modern Instruments,2007,13(2):41-43.

[7] 黃志林.基于FPGA的并行DDS技術(shù)研究[J].現(xiàn)代電子技術(shù),2013(7):54-56.

HUANG Zhi-lin.Research of parallel DDS technology based on FPGA[J].Modern Electronics Technique,2013(7):54-56.

[8] 桂玲.基于AD9852和單片機(jī)的頻率合成器設(shè)計[J].現(xiàn)代電子技術(shù),2012(15):79-81,86.

GUI Ling. Design of frequency synthesizer based on AD9852 and single chip microcomputer[J].Modern Electronics Technique,2012(15):79-81,86.

Design of RF signal jammer

ZHOU Yi，MA Pei，NING Yin，WANG Kai，SHE Shi-gang
（Lanzhou Institute of Physics,China Academy of Space Technology, Lanzhou 730000, China）

To test anti-jamming capability of electronic instruments, a RF signal jammer is designed. It can generate jamming signals of single frequency, sweep frequency and random frequency between 406.0MHz and 406.1MHz. Based on Direct Digital Frequency Synthesizer (DDS) technology, it can generate needed jamming frequency conveniently.

RF jammer; single frequency jamming; sweep jamming; random jamming; DDS

TN929.5

A

1674-6236(2014)03-0085-03

2013–06–26 稿件編號：201306168

周 毅(1979—)，男，湖北漢川人，工程師。研究方向：數(shù)字調(diào)制與解調(diào)、頻率合成等。