三階一位量化CIFB結(jié)構(gòu)∑-ΔADC調(diào)制器設(shè)計(jì)

李 新，王 龍，李 俊，黃 璜

（沈陽工業(yè)大學(xué) 信息科學(xué)與工程學(xué)院，遼寧 沈陽 110870）

三階一位量化CIFB結(jié)構(gòu)∑-ΔADC調(diào)制器設(shè)計(jì)

李 新，王 龍，李 俊，黃 璜

（沈陽工業(yè)大學(xué) 信息科學(xué)與工程學(xué)院，遼寧 沈陽 110870）

提出了一種基于Maltab SIMULINK的Sigma-Delta調(diào)制器的設(shè)計(jì)與仿真方法，采用單環(huán)三階CIFB結(jié)構(gòu)、一位量化器位數(shù)和256倍過采樣率，設(shè)計(jì)中對(duì)噪聲傳輸函數(shù)的零極點(diǎn)和系統(tǒng)反饋系數(shù)進(jìn)行了優(yōu)化，縮小了模擬電路的設(shè)計(jì)難度，提升了系統(tǒng)穩(wěn)定性。在考慮積分器的有限直流增益、飽和電壓、壓擺率和增益帶寬等非理想因素情況下進(jìn)行建模，得到了SNDR和ENOB分別為123 dB，20.14 bits，仿真結(jié)果表明，該結(jié)構(gòu)可在低量化位數(shù)的情況下，得到較高的精度和較好的穩(wěn)定性，可在高層次上指導(dǎo)調(diào)制器晶體管級(jí)電路設(shè)計(jì)。

Sigma-Delta調(diào)制器；一階量化；CIFB；噪聲整形

Sigma-Delta ADC以其高分辨率、高性價(jià)比和低功耗等優(yōu)點(diǎn)在音頻處理、ISDN、電子測(cè)量和數(shù)字錄像等中低頻領(lǐng)域得到了廣泛的應(yīng)用[1]。其利用過采樣(Over-sampling)技術(shù)、噪聲整形技術(shù)，將噪聲推向高頻，可以精確地將模擬信號(hào)數(shù)字化。Sigma-Delta ADC包括Sigma-Delta調(diào)制器以及數(shù)字抽取濾波器，其中核心工作是Sigma-Delta調(diào)制器的研制。目前設(shè)計(jì)中廣泛采用的是單環(huán)二階多位量化調(diào)制器結(jié)構(gòu)和三階級(jí)聯(lián)調(diào)制器結(jié)構(gòu)。前者量化器位數(shù)高，容易受到DAC的非線性影響，后者對(duì)電路非理想性因素更加敏感，都增加了模擬電路的設(shè)計(jì)難度。本文綜合考慮結(jié)構(gòu)、系數(shù)、非理想性等多方面因素，設(shè)計(jì)了一種具有一位量化噪聲比較器的單環(huán)三階CIFB結(jié)構(gòu)調(diào)制器，電路結(jié)構(gòu)簡(jiǎn)單，受非理想因素影響小，通過在Matlab/SIMULINK環(huán)境下進(jìn)行系統(tǒng)建模，得到了調(diào)制器設(shè)計(jì)所需的相關(guān)參數(shù)。

1 Sigma-Delta調(diào)制原理

一階調(diào)制器基本結(jié)構(gòu)如圖1所示，它由模擬輸入采樣、積分器、一位量化噪聲比較器和反饋數(shù)模轉(zhuǎn)換器構(gòu)成。X（t）為待轉(zhuǎn)換輸入信號(hào)，量化噪聲用附加誤差Q [nTs]表示，Q [nTs]定義為調(diào)制器的輸出Y [nTs]與積分器的輸出之差[2]。

圖1 一階調(diào)制器的基本結(jié)構(gòu)Fig. 1 The basic structure of a first-order modulator

根據(jù)圖1給出的輸入輸出關(guān)系可以用差分方程來表示：

對(duì)輸出方程進(jìn)行Z變換的表達(dá)式為：

其中X(z)、Y(z)和Q(z)分別是調(diào)制器輸入、輸出和量化噪聲的z變換。X(z)的相乘因子為信號(hào)傳輸函數(shù)STF。Q(z)的相乘因子為噪聲傳輸函數(shù)NTF[3]。觀察 STF和 NTF，z=ejw=ej2πf/fs將z域轉(zhuǎn)換到頻域得其幅頻響應(yīng)，其中fs為采樣頻率。

一階Sigma-Delta調(diào)制器信號(hào)傳輸函數(shù)頻響為1，具有低通濾波器的特性，量化噪聲傳輸函數(shù)有高通濾波特性。在輸入信號(hào)相關(guān)區(qū)域，噪聲很小而信號(hào)增益很大，在超越信號(hào)帶寬的高頻區(qū)域，噪聲增加，有效抑制量化噪聲，實(shí)現(xiàn)了噪聲整形，提高了有效分辨率[4]。

2 調(diào)制器非理想模型

理論上單環(huán)三階調(diào)制器可以得出較大信噪比，但調(diào)制器在實(shí)際工作中受到很多非理想因素的影響。設(shè)計(jì)采用開關(guān)電容（SC）Sigma-Delta調(diào)制器結(jié)構(gòu)，為更好地估測(cè)實(shí)際電路所能達(dá)到的性能，起到指導(dǎo)晶體管級(jí)電路設(shè)計(jì)的作用，必須考慮到積分器非理想因素對(duì)建模的影響，最主要的非理想因素包括：

1）運(yùn)算放大器直流增益（Finite Gain）

2）飽和電壓（Saturation Voltage）

3）運(yùn)算放大器增益帶寬（Gain-Bandwidth）

4）壓擺率（Slew-Rate）

通過SIMULINK結(jié)構(gòu)模型來說明各非理想因素的影響。一個(gè)理想積分器SIMULINK模型如圖2（a）所示，可推出傳輸函數(shù)為：

非理想積分器的SIMULINK模型如圖2（b）所示，由于積分器電路采用折疊共源共柵結(jié)構(gòu)設(shè)計(jì)，可以設(shè)計(jì)出不小于70 dB的直流增益，但仍然非常有限。這就使得直流增益不能全部通過反饋到達(dá)輸入端，產(chǎn)生了積分器泄露現(xiàn)象。此時(shí)的傳輸函數(shù)變?yōu)椋?/p>

有限直流增益為：

圖2 積分器模型Fig. 2 Integrator model

運(yùn)算放大器增益帶寬和壓擺率通過MATLAB Function引入到非理想積分器中，引起非線性增益，進(jìn)而對(duì)系統(tǒng)產(chǎn)生影響。在SC電路中，有限的增益帶寬和壓擺率在每個(gè)時(shí)鐘周期內(nèi)都會(huì)輸出誤差電荷，影響積分器性能。它們對(duì)積分器影響可用一個(gè)分段函數(shù)表示：

其中，alfa為有限增益效應(yīng)（理想運(yùn)放為1），Tmax=1/2Ts

可求得通過MATLAB Function函數(shù)的輸出為：

3 調(diào)制器結(jié)構(gòu)選擇及建模

能實(shí)現(xiàn)過采樣技術(shù)和噪聲整形技術(shù)的調(diào)制器結(jié)構(gòu)有很多，常用的調(diào)制器結(jié)構(gòu)分為單環(huán)和級(jí)聯(lián)兩種，其中單環(huán)又有一階、二階和多階（包括三階和三階以上）結(jié)構(gòu)。雖然一階和二階具有結(jié)構(gòu)簡(jiǎn)單技術(shù)成熟等優(yōu)點(diǎn)，但是在考慮到全差分積分器電路各種非理想因素時(shí)，一階和二階就很難實(shí)現(xiàn)高的動(dòng)態(tài)范圍。而三階調(diào)制器可以在和量化器位數(shù)為1的情況下實(shí)現(xiàn)較大的動(dòng)態(tài)范圍、較小的諧波失真和較好的線性穩(wěn)定性。級(jí)聯(lián)結(jié)構(gòu)是利用絕對(duì)穩(wěn)定的一階、二階或穩(wěn)定的三階單環(huán)調(diào)制器結(jié)構(gòu)進(jìn)行級(jí)聯(lián)實(shí)現(xiàn)穩(wěn)定的高階調(diào)制器。但級(jí)聯(lián)結(jié)構(gòu)需要添加噪聲補(bǔ)償電路，用以抵消前級(jí)產(chǎn)生的量化噪聲，各級(jí)之間系數(shù)的偏差會(huì)導(dǎo)致噪聲泄露，使電路對(duì)非理想性因素更加敏感，大幅度添加了模擬電路的設(shè)計(jì)難度。多位量化器是指采用多位內(nèi)嵌量化器代替1位內(nèi)嵌量化器，它的優(yōu)點(diǎn)是在相同的條件下實(shí)現(xiàn)更高的動(dòng)態(tài)范圍，增加高階單環(huán)系統(tǒng)的穩(wěn)定性，但調(diào)制器中DAC的非線性限制了調(diào)制器性能，需要數(shù)字校正或者動(dòng)態(tài)匹配電路來增加DAC的線性度，增加了設(shè)計(jì)的工作量。常見的單環(huán)多階調(diào)制器結(jié)構(gòu)有CIFB、CIFF、CRFB、CRFF。其中CIFB（Cascade-of-integrators, feedback form）結(jié)構(gòu)具有增加調(diào)制器穩(wěn)定性和動(dòng)態(tài)范圍的作用，因此選擇CIFB結(jié)構(gòu)進(jìn)行建模。CIFB線性模型如圖3，其中反饋回路代表開關(guān)電容。

在不考慮各種不理想因素條件下，一個(gè)階數(shù)為L(zhǎng)、過采樣率為M、量化器位數(shù)為N的調(diào)制器，信號(hào)動(dòng)態(tài)范圍（DR）和有效位數(shù)（ENOB）可以表示為：

圖3 CIFB拓?fù)浣Y(jié)構(gòu)Fig. 3 CIFB topology

由公式（12）（13）可知，調(diào)制器的動(dòng)態(tài)范圍與調(diào)制器的階數(shù)，過采樣率，量化器的位數(shù)成正比，當(dāng)L、N不變時(shí)，過采樣率M每提高一倍，動(dòng)態(tài)范圍提高6.02*（L+0.5）dB，相當(dāng)于精度提高L+0.5位；當(dāng)L、M不變時(shí)N每增加一位，動(dòng)態(tài)范圍提高6.02 dB，精度提高一位。由于實(shí)際電路和工藝的限制，調(diào)制器的階數(shù)、過采樣率和量化器位數(shù)不可能無限制的提高。當(dāng)L=3，M=256，N=1時(shí)，通過公式（13）（14）可求得動(dòng)態(tài)范圍大于120 dB，有效位數(shù)超過20位。

諧振反饋系數(shù)g1負(fù)責(zé)建立在直流附近的兩個(gè)復(fù)數(shù)零點(diǎn)，使傳輸函數(shù)的極點(diǎn)保持在單位圓內(nèi)，用以確保系統(tǒng)的穩(wěn)定性。一般反饋系數(shù)g1的值非常小，對(duì)系統(tǒng)的影響并不大，可以忽略不計(jì)。為簡(jiǎn)化分析，令c1=c2=c3=1，根據(jù)以上CIFB結(jié)構(gòu)可以推導(dǎo)出環(huán)路濾波器的傳輸函數(shù)L0和L1（L0和L1分別是輸入信號(hào)u(n)和輸出信號(hào)v(n)到環(huán)路濾波器輸出信號(hào)y(n)的傳輸函數(shù)）的表達(dá)式為：

系統(tǒng)的信號(hào)傳輸函數(shù)和噪聲傳輸函數(shù)和環(huán)路濾波器傳輸函數(shù)的關(guān)系為：

可以推導(dǎo)出信號(hào)傳輸函數(shù)為：

噪聲傳輸函數(shù)為：

根據(jù)一階調(diào)制器原理，為了保證信號(hào)在整個(gè)頻域內(nèi)為全通，通常令STF(z)=1?？梢酝频茫?/p>

此時(shí)噪聲傳輸函數(shù)設(shè)計(jì)就顯得尤為重要，選擇合適的反饋系數(shù)就是選擇合適的具有高通特性的噪聲傳輸函數(shù)。根據(jù)以上分析噪聲傳輸函數(shù)的零點(diǎn)都置于直流增益處（z=1）。極點(diǎn)值影響系統(tǒng)反饋系數(shù)。為求得系數(shù)最優(yōu)解，采用SDToolbox中的synthesizeNTF函數(shù)進(jìn)行綜合[5]，簡(jiǎn)化了繁瑣的計(jì)算過程，得到噪聲傳輸函數(shù)為：

使用Matlab繪制噪聲傳輸函數(shù)的零極點(diǎn)分布圖以及幅頻曲線如4所示。

圖4 零極點(diǎn)分布圖及幅頻曲線Fig. 4 Zero pole distribution figure and amplitude-frequency curve

從圖中可知噪聲傳輸函數(shù)的零點(diǎn)全部分布在z=1處，極點(diǎn)全部位于單位圓內(nèi)，證明了系統(tǒng)的穩(wěn)定性。從幅頻曲線上看噪聲傳輸函數(shù)為高通濾波特性，信號(hào)傳輸函數(shù)為全通，在信號(hào)頻率以內(nèi)的噪聲能夠被大幅度衰減，增加了系統(tǒng)的信噪比。利用realizeNTF函數(shù)能夠把噪聲傳輸函數(shù)的取值映射到積分器的正饋和反饋系數(shù)中。最后通過Matlab計(jì)算可得：a={0.044,0.288 1,0.799 7};b={0.044,0.288 1,0.799 7,1}; c={1,1,1}; g=0;

但從realizeNTF函數(shù)得出的反饋系數(shù)并沒有經(jīng)過動(dòng)態(tài)范圍掃描，沒有明確的輸入動(dòng)態(tài)范圍，必須確定動(dòng)態(tài)范圍值來約束輸入信號(hào)從而使系統(tǒng)保持穩(wěn)定。根據(jù)“狀態(tài)-狀態(tài)”原理，對(duì)積分器的輸入支路信號(hào)以k倍進(jìn)行縮小，使信號(hào)縮減為原值的1/k，再將輸出支路系數(shù)進(jìn)行k倍放大，用以防止該級(jí)信號(hào)衰減對(duì)下一級(jí)積分器造成干擾。優(yōu)化系數(shù)采用scaleABCD函數(shù)確定，對(duì)系統(tǒng)輸入不同幅度信號(hào)，保證系統(tǒng)穩(wěn)定可得信號(hào)輸入的最高幅度，以及各級(jí)狀態(tài)。再使用mapABCD函數(shù)進(jìn)行計(jì)算，得出優(yōu)化后的拓?fù)溥壿嫿Y(jié)構(gòu)參數(shù)為：

將優(yōu)化后的反饋系數(shù)加入到SIMULINK模型中，可以得到最后的系統(tǒng)模型如圖5所示。

圖5 三階單環(huán)路系統(tǒng)結(jié)構(gòu)Fig. 5 Three order single loop system structure

圖6 理想和考慮非理想因素時(shí)調(diào)制器輸出頻譜Fig. 6 The ideal and non-ideal factors when considering the modulator output spectrum

圖7 一位量化器輸出波形Fig. 7 A quantizer output waveform

圖5中的第一級(jí)積分器為信號(hào)的輸入端，信號(hào)采樣也在第一級(jí)完成，因此第一級(jí)積分器的性能好壞直接影響到整個(gè)調(diào)制器的性能[6]。二三級(jí)積分器引入的噪聲經(jīng)過噪聲整形不會(huì)影響系統(tǒng)性能，因此，第一級(jí)積分器采用非理想積分器建模。一位量化器采用SDToolbox中ADC-DAC模塊。通過更改非理想積分器的各種相關(guān)參數(shù)，進(jìn)行大量仿真可以確定調(diào)制器的最優(yōu)參數(shù)。仿真時(shí)，輸入信號(hào)幅度為0.5 V，頻率為5 312.5 Hz的正弦信號(hào)，壓擺率為100 V/μs，運(yùn)算放大器增益帶寬為100 MHz，仿真結(jié)果如圖6所示。

用示波器觀察輸入輸出信號(hào)波形如圖7所示，最上面為調(diào)制器輸出PDM碼，中間部分為系統(tǒng)輸入信號(hào)波形，下部分為還原后的輸出結(jié)果，輸出結(jié)果與輸入信號(hào)相比，只是相位發(fā)生了變化，并不影響調(diào)制結(jié)果，這證明了此模型可以正常工作。

4 結(jié)束語

基于Matlab設(shè)計(jì)了具有一位量化噪聲比較器的單環(huán)三階CIFB結(jié)構(gòu)∑-△調(diào)制器。在考慮各種非理想因素的情況下，采用SDToolbox工具包，進(jìn)行了仿真驗(yàn)證，結(jié)果表明該結(jié)構(gòu)得到了較高的精度，獲得了各種性能參數(shù)可以用于指導(dǎo)實(shí)際電路設(shè)計(jì)，縮減了芯片設(shè)計(jì)周期，為其他類似電路設(shè)計(jì)提供了參考。

[1] Philips K,Nuijten P A C M, Roovers R L J, et al.A continuoustime ΣΔ ADC with increased immunity to interferers[J].Solid-State Circuits,IEEE Journal of,2004,39(12):2170-2178.

[2] Jaykar S,Palsodkar P, Dakhole P.Modeling of Sigma-Delta Modulator Non-Idealities in MATLAB/SIMULINK[C]//Communication Systems and Network Technologies(CSNT),2011 International Conference on.IEEE,2011:525-530.

[3] Chang R G,Chen C Y, Hong J H,et al. Wide dynamic-range sigma-delta modulator with adaptive feed-forward coefficients[J].Circuits,Devices & Systems,IET,2010, 4(2):99-112.

[4] 何樂年,王憶.模擬集成電路設(shè)計(jì)與仿真[M].北京:科學(xué)出版社,2008.

[5] Ranjbar M, Lahiji G R,Oliaei O.A low power third order delta-sigma modulator for digital audio applications[C]//Circuits and Systems,2006.ISCAS 2006.Proceedings.2006 IEEE International Symposium on.IEEE,2006:4762.

[6] Arpaia P,Cennamo F,Daponte P,et al.Modeling and characterization of sigma-delta analog-to-digital converters[J].IEEE Transactions on,Instrumentation and Measurement,2003,52(3):978-983.

Three order a quantitative CIFB Sigma-Delta ADC modulator

LI Xin, WANG Long, LI Jun, HUANG Huang
（ College of Information Science and Engineering, Shenyang University of Technology, Shenyang 110870, China）

Based on Maltab SIMULINK, the design and simulation method of Sigma-Delta modulator with single ring third-order CIFB structure, a quantizer bits and 256 times oversampling rate are investigated. The zero and pole of the noise transfer function and feedback coefficient are optimized to reduce the design difficulty of analog circuit and enhance the system stability. Finite Gain, Saturation Voltages, Slew-Rate, Gain-Bandwidth are analyzed, and the SNDR and ENOB are 123dB and 20.14bits. The simulation results show, in the case of low quantitative figures the structure can get higher precision and better stability. The design parameters can guide the modulator transistor level circuit design at a high level.

Sigma-Delta modulator; a quantitative; CIFB; noise shaping

TN433

A

1674-6236(2014)03-0156-05

2013–06–29 稿件編號(hào)：201306206

李 新(1974—)，男，遼寧昌圖人，博士，副教授。研究方向：數(shù)模混合集成電路。