MIPS_RAC終端測試于0.13 μm邏輯平臺的工藝優(yōu)化

黃 晨，蔡孟峰

（中芯國際集成電路制造（上海）有限公司，上海 201203）

1 引言

有線數(shù)字電視整體轉(zhuǎn)換是全球信息時代的發(fā)展趨勢。中國作為全球電視消費大國，隨著中國數(shù)字電視機(jī)頂盒芯片整體轉(zhuǎn)換的步伐，高清機(jī)頂盒芯片的需求快速增長。

將電視模擬信號轉(zhuǎn)換成視音頻信號的速度直接影響電視節(jié)目播放的流暢程度。這對高清機(jī)頂盒的主要芯片HD DVR（High Definition Digital Video Recorder，高清數(shù)字錄像機(jī)）提出了很高的性能要求。MIPS_RAC（Million Instruction Per Second Read Ahead Cache，只讀緩存每秒百萬次指令）作為高速緩存中反應(yīng)緩存速度的一個重要參數(shù)，能夠有效提高系統(tǒng)執(zhí)行的效率。

本文研究了MIPS_RAC參數(shù)與工藝器件之間的關(guān)系，并據(jù)此提出了在0.13 μm邏輯工藝平臺上的MIPS_RAC參數(shù)的安全范圍。為HD DVR機(jī)頂盒芯片的生產(chǎn)工藝提供了條件。

2 實驗內(nèi)容

本文選用HD DVR機(jī)頂盒芯片在（100）晶面的電阻值在8～12 Ω.cm之間的P型多晶硅片為襯底材料，在0.13 μm的邏輯工藝平臺上進(jìn)行實驗。

本文設(shè)計了不同器件速度的實驗，實驗計劃和工藝流程如表1和圖1所示。本實驗應(yīng)用了7片硅片在6個N型晶體管和P型晶體管不同的速度條件下，分別包括N型晶體管和P型晶體管同時速度快（FFF）、N型晶體管和P型晶體管同時速度慢（3倍標(biāo)準(zhǔn)差SSS和4.5倍標(biāo)準(zhǔn)差SSS+）、N型晶體管速度快和P型晶體管速度慢（NFS）、N型晶體管速度慢和P型晶體管速度快（NSF）以及標(biāo)準(zhǔn)型N、P晶體管（TTT）。目的是找出終端測試（FT）MIPS_RAC的安全工藝窗口，從而確保產(chǎn)品終端測試的合格率保持穩(wěn)定。本實驗通過變化柵極多晶硅的寬度、阱摻雜的離子濃度和源漏端離子淺摻雜的濃度來實現(xiàn)N型半導(dǎo)體和P型半導(dǎo)體器件速度的調(diào)整，如表1所示。工藝流程按照正常的金屬氧化物半導(dǎo)體的邏輯工藝流程，如圖2所示。然后使用安捷倫（Agilent）4156電性測試儀測量器件的速度，最后在客戶端終端測試MIPS_RAC參數(shù)。

圖1 數(shù)字機(jī)頂盒芯片結(jié)構(gòu)圖

圖2 實驗流程

3 實驗結(jié)果

本文分析了HD DVR機(jī)頂盒芯片中源漏端電壓為1.2 V的N型晶體管和P型晶體管的速度對終端測試MIPS_RAC良率的影響。兩種器件的尺寸均為寬度10 μm和長度0.13 μm。本實驗中的器件速度使用安捷倫4156電性測試儀進(jìn)行測試。圖3顯示了6組實驗的MIPS_RAC終端測試的良率，TTT組、FFF組和NSF組的MIPS_RAC合格率損失均為0，NFS組的良率損失為0.2%， SSS（3倍標(biāo)準(zhǔn)差）的良率損失分別為1.5%和12%， SSS（4.5倍標(biāo)準(zhǔn)差）的良率損失增至62%。由此可見，隨著器件速度減慢，MIPS_RAC的合格率顯著降低。

表1 器件速度的實驗計劃

如圖3灰色方框內(nèi)區(qū)域所示，正常的0.13 μm邏輯工藝的器件速度范圍在N型晶體管電流455～615 μA/μm，P型晶體管為200～270 μA/μm之間。

然而，在機(jī)頂盒芯片中這個生產(chǎn)的工藝安全范圍發(fā)生了變化。N型晶體管在526～615 μA/μm、P型晶體管在240～270 μA/μm的范圍內(nèi)終端測試的合格率均在88%以上。但是當(dāng)N型晶體管和P型晶體管的電流持續(xù)下降時，MIPS_RAC的合格率逐漸增高。當(dāng)N型晶體管下降到480 μA/μm、P型晶體管電流下降到220 μA/μm時，產(chǎn)品合格率迅速降至30%。這個結(jié)果說明在數(shù)字機(jī)頂盒這個應(yīng)用領(lǐng)域，0.13 μm邏輯制程的器件安全范圍比傳統(tǒng)的0.13 μm工藝的器件安全范圍顯著縮小。

圖4、圖5和圖6顯示了MIPS_RAC參數(shù)和各種器件速度的關(guān)系。如圖4和圖5所示，MIPS_RAC參數(shù)的合格率與單獨的N型晶體管和P型晶體管速度沒有直接的相關(guān)性。

如圖6所示，這與N型晶體管和P型晶體管飽和電流的組合（N+2P）相關(guān)。 N+2P的值越大，器件速度越快。如圖6所示，MIPS_RAC的產(chǎn)品合格率損失隨著N+2P的減緩而顯著增加。當(dāng)N+2P大于1.01時MIPS_RAC的良率損失小于0.5%，但是當(dāng)N+2P減小到0.998 6以下，MIPS_RAC的良率損失呈指數(shù)增長。由此可見，N+2P參數(shù)可以作為一個MIPS_RAC良率的電性參數(shù)的指標(biāo)，為機(jī)頂盒芯片的生產(chǎn)提供監(jiān)控，保證生產(chǎn)線合格率的穩(wěn)定。

圖3 源漏電壓1.2 V的N型晶體管和P型晶體管（器件寬度10 μm，長度0.13 μm）與終端測試MIPS_RAC 參數(shù)的相關(guān)性

4 結(jié)論

本文針對MIPS_RAC參數(shù)在0.13 μm邏輯工藝平臺上與器件速度之間的關(guān)系進(jìn)行了研究，隨著工藝器件速度的降低，MIPS_RAC參數(shù)的合格率顯著降低。 并據(jù)此定義了MIPS_RAC在0.13 μm通用邏輯工藝平臺上的安全器件窗口，從而為HD DVR高清數(shù)字機(jī)頂盒的批量生產(chǎn)提供了工藝保證。

圖4 終端測試MIPS_RAC與N型晶體管（寬度10 μm，長度0.13 μm）的飽和區(qū)電流（源漏電壓1.2 V）的相關(guān)性

圖5 終端測試MIPS_RAC與P型晶體管（寬度10 μm，長度0.13 μm）的飽和區(qū)電流（源漏電壓1.2 V）的相關(guān)性

致謝

感謝中芯國際集成電路制造（上海）有限公司同仁在技術(shù)和數(shù)據(jù)收集上的幫助。

圖6 終端測試MIPS_RAC與晶體管（器件寬度10 μm，長度0.13 μm）的飽和電性N+2P（源漏電壓1.2 V）的相關(guān)性

[1]Dutta S,Philips Semicond.Architecture and implementation of multi-processor SoCs for advanced set-top box and digital TV systems [C].Integrated Circuits and Systems Design,2003.

[2]關(guān)旭爾.集成電路工藝基礎(chǔ)[M].北京：北京大學(xué)出版社，2003.

[3]Bahaidarah M,Al-Obaisi H,Al-Sharif T,Al-Zahrani M.A novel technique for run-time loading for MIPS softcore processor [C].Electronics,Communications and Photonics Conference（SIECPC）,2013.