基于FPGA的多路光纖數(shù)據(jù)同步技術(shù)

牛戴楠,史俊宏，黃 鏐,方振發(fā)

(1. 中國(guó)船舶重工集團(tuán)公司第七二四研究所,南京 211153；2. 78020部隊(duì)，云南 昆明 650000)

基于FPGA的多路光纖數(shù)據(jù)同步技術(shù)

牛戴楠1,史俊宏2，黃 鏐1,方振發(fā)1

(1. 中國(guó)船舶重工集團(tuán)公司第七二四研究所,南京 211153；2. 78020部隊(duì)，云南 昆明 650000)

針對(duì)當(dāng)前相控陣?yán)走_(dá)數(shù)字TR組件的設(shè)計(jì),提出了一種基于光纖信號(hào)的同步方法,使得數(shù)據(jù)傳輸和雷達(dá)主觸發(fā)同步集成在同一根光纖中,從而省去了傳統(tǒng)采用專用觸發(fā)進(jìn)行同步控制的大量觸發(fā)線,簡(jiǎn)化了相控陣系統(tǒng)有源面陣設(shè)計(jì)。經(jīng)在實(shí)驗(yàn)板FPGA驗(yàn)證,該光纖同步技術(shù)能有效實(shí)現(xiàn)多板多片F(xiàn)PGA間的信號(hào)同步控制及處理,為后續(xù)的數(shù)字相控陣有源面陣的同步設(shè)計(jì)提供了更多的選擇空間。

光纖數(shù)據(jù)同步；COMMA字符對(duì)齊；高速數(shù)據(jù)傳輸

0 引 言

數(shù)字相控陣?yán)走_(dá)大量的數(shù)字TR組件在工作時(shí)必須同步產(chǎn)生或接收信號(hào)。任何一個(gè)組件的不同步都會(huì)造成數(shù)字TR組件間的幅相不一致,造成數(shù)字波束合成錯(cuò)誤,降低空間合成效率、從而影響有源面陣的指標(biāo),嚴(yán)重時(shí)會(huì)導(dǎo)致整個(gè)雷達(dá)威力下降、測(cè)向誤差精度降低[1]。

傳統(tǒng)相控陣?yán)走_(dá)使用等長(zhǎng)屏蔽同軸電纜來(lái)傳輸同步觸發(fā)信號(hào),但在強(qiáng)電磁環(huán)境中屏蔽層和接頭處的微小瑕疵將降低屏蔽性能,影響觸發(fā)信號(hào)的傳輸,造成觸發(fā)信號(hào)的不同步；繼而通過(guò)改進(jìn),使用等長(zhǎng)差分電纜作為同步觸發(fā)信號(hào)的傳輸介質(zhì),差分電纜能有效抵抗電磁干擾,但增加了設(shè)備的連接電纜數(shù)量,增大了設(shè)備生產(chǎn)和調(diào)試難度,并且隨電纜長(zhǎng)度增加將導(dǎo)致觸發(fā)沿的變化變緩,從而影響觸發(fā)信號(hào)的同步性。同時(shí)考慮到,現(xiàn)代相控陣?yán)走_(dá)每個(gè)數(shù)字TR組件與后端的信號(hào)處理或數(shù)據(jù)處理分機(jī)均有光纖連接作為上行或下行數(shù)字信號(hào)的傳輸通道。因此,本文提出了一種利用光纖在傳輸數(shù)據(jù)的同時(shí)提供同步觸發(fā)的方式,實(shí)現(xiàn)各組件同步控制,從而避免觸發(fā)線受到的各種電磁干擾,同時(shí)又能減少設(shè)備間的連接線纜,提高有源面陣的集成度[2-3]。

1 光纖信號(hào)同步

1.1 光纖同步原理

光纖同步是數(shù)據(jù)發(fā)送端將特殊字符用作同步頭,接收端在接收到包含有特殊字符的數(shù)據(jù)包后解出特殊字符的時(shí)刻作為同步觸發(fā)信號(hào)沿。原理框圖見(jiàn)圖1。

圖1 光纖同步原理框圖

本文中,作為控制命令和信息交互的中樞,波控單元根據(jù)資源調(diào)度模塊發(fā)送的控制命令產(chǎn)生數(shù)字TR組件的布相控制、通道處理流程控制、頻率點(diǎn)控制等命令。相控陣?yán)走_(dá)資源調(diào)度器發(fā)送控制命令給波控單元后,波控單元產(chǎn)生TR組件的控制命令,將作為雷達(dá)主觸發(fā)的特殊字符作為信息包頭,與控制命令一起打包后通過(guò)光纖發(fā)送到每個(gè)TR組件。TR組件收到信息包后,從包頭中解出該特殊字符作為系統(tǒng)的統(tǒng)一觸發(fā)信號(hào)。在該觸發(fā)下,TR組件再根據(jù)接收到的控制命令同步打開(kāi)發(fā)射或接收通道,進(jìn)行對(duì)空輻射或接收回波信號(hào)。由于每個(gè)TR組件的工作時(shí)鐘頻率及相位一致,所以只要確保每個(gè)TR組件在同一時(shí)刻收到波控單元發(fā)送的數(shù)據(jù)包,則通過(guò)數(shù)據(jù)包解碼得到特殊字符后就能確保所有TR組件的同步。

1.2 光纖數(shù)據(jù)同步

光纖數(shù)據(jù)同步首先要確定FPGA發(fā)送端從并行數(shù)據(jù)產(chǎn)生到數(shù)據(jù)以串行方式從FPGA的RocketIO的輸出整條通路上的延時(shí),接收端串行數(shù)據(jù)從FPGA的RocketIO接口輸入到轉(zhuǎn)換成并行數(shù)據(jù)后的整條通路上的延時(shí)。只有當(dāng)這兩個(gè)延時(shí)是固定值時(shí),光纖同步才具有可行性。在本系統(tǒng)中,采用的是Xilinx公司的FPGA,因此在設(shè)計(jì)時(shí)充分針對(duì)了該FPGA內(nèi)的高速收發(fā)器RocketIO的收發(fā)延遲特性。

1.2.1 發(fā)送端同步

發(fā)送端延時(shí)的不確定主要由RocketIO的發(fā)送數(shù)據(jù)緩沖器導(dǎo)致,所以發(fā)送端的同步首先要旁路發(fā)送數(shù)據(jù)緩沖器。發(fā)送端的數(shù)據(jù)緩沖器主要用于解決RocketIO發(fā)送時(shí)鐘和FPGA用戶時(shí)鐘兩個(gè)時(shí)鐘域之間時(shí)鐘的相位不一致。當(dāng)數(shù)據(jù)緩沖器被旁路后,需要由發(fā)送端的相位對(duì)齊電路來(lái)替代數(shù)據(jù)緩沖器的功能。相比數(shù)據(jù)緩沖器的延時(shí)不確定性,相位對(duì)齊電路的延時(shí)是固定的,這樣就確保了發(fā)送端多路光纖之間數(shù)據(jù)是同時(shí)發(fā)送的。發(fā)送端相位對(duì)齊控制流程如圖2所示。

圖2 發(fā)送端相位對(duì)齊控制流程圖

當(dāng)發(fā)送端檢測(cè)到系統(tǒng)復(fù)位信號(hào)后,對(duì)所有發(fā)送通道進(jìn)行復(fù)位,同時(shí)對(duì)發(fā)送端的相位對(duì)齊電路進(jìn)行復(fù)位,然后檢測(cè)發(fā)送端復(fù)位是否完成,如果復(fù)位完成則檢測(cè)相位是否對(duì)齊；如果復(fù)位沒(méi)有完成,則繼續(xù)對(duì)相位對(duì)齊電路保持復(fù)位狀態(tài)；若發(fā)送端復(fù)位完成,但相位對(duì)齊電路一直沒(méi)有準(zhǔn)備好,則延時(shí)一段時(shí)間后再次對(duì)相位對(duì)齊電路進(jìn)行復(fù)位,直到發(fā)送端復(fù)位完成并且兩個(gè)時(shí)鐘域的時(shí)鐘相位對(duì)齊。

1.2.2 接收端同步

接收端延時(shí)的不確定性主要源于接收端RocketIO數(shù)據(jù)緩沖器和COMMA字符對(duì)齊電路。與發(fā)送端類似,接收端的數(shù)據(jù)緩沖器主要用于解決RocketIO接收時(shí)鐘和FPGA用戶時(shí)鐘兩個(gè)時(shí)鐘域之間時(shí)鐘的相位不一致。當(dāng)數(shù)據(jù)緩沖器被旁路后,需要由接收端的相位對(duì)齊電路來(lái)替代數(shù)據(jù)緩沖器的功能。

串行數(shù)據(jù)在轉(zhuǎn)換為正確的并行數(shù)據(jù)前需要與特征邊界對(duì)齊,對(duì)齊后的串行數(shù)據(jù)才能正確地轉(zhuǎn)換為并行數(shù)據(jù)。這個(gè)特征邊界被稱為COMMA字符。在Xilinx的RocketIO中可用選擇COMMA字符的自動(dòng)對(duì)齊。但是,COMMA字符的自動(dòng)對(duì)齊導(dǎo)致了接收通路上延時(shí)的不確定,所以接收端的同步不僅僅是旁路接收數(shù)據(jù)緩沖器并控制接收相位對(duì)齊電路,還必須控制COMMA字符的對(duì)齊,已確保接收通路的延時(shí)是固定的。圖3展示了接收端同步的流程。

系統(tǒng)復(fù)位時(shí),同時(shí)對(duì)接收通道進(jìn)行復(fù)位。若復(fù)位完成后則判斷接收端兩個(gè)時(shí)鐘域的時(shí)鐘相位是否對(duì)齊；若復(fù)位沒(méi)有完成則繼續(xù)等待復(fù)位完成信號(hào),同時(shí)繼續(xù)保持對(duì)接收端相位對(duì)齊電路的復(fù)位狀態(tài)。當(dāng)接收端的兩個(gè)時(shí)鐘域的時(shí)鐘相位對(duì)齊后,進(jìn)行COMMA字符對(duì)齊,若COMMA字符對(duì)齊,則表示接收端同步完成；若COMMA字符沒(méi)有對(duì)齊,則對(duì)輸入的串行數(shù)據(jù)進(jìn)行移位,再次進(jìn)行COMMA字符的對(duì)齊操作。

圖3 接收端同步流程圖

1.2.3 COMMA字符對(duì)齊

COMMA字符通常選用控制字符(K字符)表示。接收端需要連續(xù)接收一定數(shù)量的COMMA字符才能對(duì)齊。這就要求發(fā)送端在每次同步時(shí)先發(fā)送一定數(shù)量的COMMA字符,使得接收端有足夠的數(shù)據(jù)量完成接收端對(duì)齊。COMMA字符對(duì)齊控制流程圖如圖4所示。

圖4 COMMA字符對(duì)齊控制流程圖

光模塊將光信號(hào)轉(zhuǎn)換為電信號(hào)以串行方式通過(guò)RocketIO接口進(jìn)入FPGA接收邏輯電路,接收端收到連續(xù)的串行數(shù)據(jù)后首先以滑窗的方式將窗口內(nèi)的數(shù)據(jù)與作為對(duì)齊特征邊界的K字符比較,如果相同則表示串行數(shù)據(jù)已經(jīng)對(duì)齊；如果不同則表示串行數(shù)據(jù)還沒(méi)有對(duì)齊,將滑窗移動(dòng)一位,再次進(jìn)行比較,直到窗內(nèi)的串行字符為特定K字符。只有串行數(shù)據(jù)對(duì)齊后,后續(xù)的串行數(shù)據(jù)才能轉(zhuǎn)換為正確的并行數(shù)據(jù)。圖5為COMMA字符對(duì)齊控制的chipscope數(shù)據(jù)抓取圖。

圖5 COMMA字符對(duì)齊控制

從圖5中可以看出,在每次重新對(duì)齊時(shí),發(fā)送端連續(xù)發(fā)送167個(gè)COMMA字符,接收端通過(guò)20次移位后完成COMMA字符的對(duì)齊,每次對(duì)齊發(fā)送端和接收端的延時(shí)都是固定的。至此,光纖同步的必要條件已經(jīng)具備。串行數(shù)據(jù)一旦對(duì)齊后,后續(xù)數(shù)據(jù)即可轉(zhuǎn)換為正確的并行數(shù)據(jù)。COMMA字符不作為接收端產(chǎn)生觸發(fā)信號(hào)的特殊字符,可以使用其他K字符作為觸發(fā)產(chǎn)生的特殊字符。發(fā)送端先發(fā)送200個(gè)時(shí)鐘周期的COMMA字符,作為產(chǎn)生觸發(fā)的K字符緊跟在COMMA字符后,作為數(shù)據(jù)包頭；接收端采用狀態(tài)機(jī)的形式先在200個(gè)時(shí)鐘周期內(nèi)進(jìn)行接收數(shù)據(jù)對(duì)齊,對(duì)齊后開(kāi)始檢測(cè)產(chǎn)生觸發(fā)信號(hào)的控制(K)字符。當(dāng)檢測(cè)到這個(gè)特殊的控制(K)字符后,產(chǎn)生同步觸發(fā)信號(hào)。

2 結(jié)束語(yǔ)

對(duì)相控陣?yán)走_(dá)的數(shù)字TR組件而言,光纖是必不可少的傳輸數(shù)據(jù)方式。光纖同步技術(shù)的實(shí)現(xiàn)大量減少了相控陣有源面陣與后端信號(hào)預(yù)處理分系統(tǒng)線纜連接,增強(qiáng)了系統(tǒng)的可靠性,降低了調(diào)試難度和故障排查難度。本文提出的這種光纖同步技術(shù),經(jīng)在實(shí)驗(yàn)板FPGA上驗(yàn)證,能有效實(shí)現(xiàn)多片F(xiàn)PGA間同步處理,程序采用VHDL語(yǔ)言編寫,經(jīng)過(guò)后期移植也可以應(yīng)用到數(shù)字有源相控陣中的數(shù)字TR組件中。

[1] Virtex-5 FPGA RocketIO GTP Transceiver User Guide,www.xilinx.com,2009

[2] Virtex-5 FPGA User Cuide,www.xilin.com,2010

[3] M.I斯科尼克.雷達(dá)手冊(cè)[M].王軍，等譯.3版.北京：電子工業(yè)出版社，2010.

Multiplex optical fiber data synchronization technology based on FPGA

NIU Dai-nan1, SHI Jun-hong2, HUANG Liu,FANG Zhen-fa1

(1. No. 724 Research Institute of CSIC, Nanjing 211153; 2. Unit 78020 of the PLA,Kunming 650000)

In view of the design of digital TR modules in current phased array radars, a new synchronization method based on the optical fiber signal is proposed, in which the data transmission and radar main trigger are integrated into the same optical fiber. Therefore, a mass of special trigger lines used for the synchronization control conventionally are not required to simplify the design of active planar arrays of phased array systems. Through the verification of the test board FPGA, this optical fiber synchronization technology can effectively implement the signal synchronization control and processing between multiple FPGAs, providing more space to choose from for the synchronization design of active planar arrays of the following digital phased array radars.

optical fiber data synchronization; COMMA character alignment; high-speed data transmission

2014-09-08；

2014-10-12

牛戴楠(1982-)，男，工程師，碩士，研究方向：高速電路設(shè)計(jì)及信號(hào)處理；史俊宏(1988-)，男，助理工程師，研究方向：陣列信號(hào)處理；黃鏐(1986-)，男，工程師，碩士，研究方向：通信信號(hào)處理；方振發(fā)(1989-)，男，助理工程師，碩士，研究方向：寬帶無(wú)線通信。

TN958.92

A

1009-0401(2014)04-0039-03