一種寬帶陣列數(shù)字下變頻與均衡器一體化設(shè)計(jì)

賈可新, 柳桃榮,劉振華

(中國(guó)電子科技集團(tuán)公司第三十八研究所,合肥 230088)

一種寬帶陣列數(shù)字下變頻與均衡器一體化設(shè)計(jì)

賈可新, 柳桃榮,劉振華

(中國(guó)電子科技集團(tuán)公司第三十八研究所,合肥 230088)

從基本FIR均衡器的原理出發(fā),討論了不同系統(tǒng)采樣率對(duì)均衡性能的影響。為適應(yīng)寬帶陣列中高速信號(hào)處理的要求,討論一種經(jīng)典的數(shù)字下變頻和均衡器的設(shè)計(jì)方法。該方法雖然實(shí)現(xiàn)簡(jiǎn)單,但沒(méi)有充分考慮采樣率對(duì)均衡器設(shè)計(jì)的影響,需要大量的乘法資源。為了在保證均衡性能的同時(shí)降低系統(tǒng)對(duì)乘法資源的消耗,提出了一種數(shù)字下變頻與均衡器的一體化設(shè)計(jì)方法。與傳統(tǒng)方法相比,所提方法在陣列通道個(gè)數(shù)較大時(shí)能明顯降低對(duì)乘法資源的損耗。通過(guò)仿真和實(shí)測(cè)數(shù)據(jù)分析,驗(yàn)證了所提方法的正確性。

FIR均衡器；數(shù)字下變頻；寬帶數(shù)字陣列

0 引 言

隨著雷達(dá)、通信、對(duì)抗等領(lǐng)域?qū)拵到y(tǒng)的需求不斷增加,寬帶數(shù)字陣列處理技術(shù)被廣泛應(yīng)用。寬帶數(shù)字陣列接收和發(fā)射都采用數(shù)字波束形成技術(shù),控制波束的加權(quán)都是在基帶實(shí)現(xiàn)的,這就要求信號(hào)在各通道內(nèi)傳輸是無(wú)失真的,即各陣元通道的頻率特性是一致的。然而實(shí)際系統(tǒng)中,由于諸如頻率源、功放、混頻器、濾波器和A/D變換器等模擬器件的存在,不可避免地引入寬帶幅相誤差。實(shí)際寬帶系統(tǒng)由于時(shí)間、溫度和環(huán)境改變以及器件老化也會(huì)引起通道間不同頻點(diǎn)處幅相誤差的變化。這種通道之間各頻點(diǎn)處幅相不一致性(通道失配)將嚴(yán)重影響數(shù)字波束形成的性能[1-2]。

對(duì)于寬帶數(shù)字陣列系統(tǒng),為了補(bǔ)償通道間頻率響應(yīng)的失配,可在每個(gè)通道中串聯(lián)一個(gè)數(shù)字FIR均衡濾波器,使得所有通道的頻率響應(yīng)一致[3-4]。在實(shí)際系統(tǒng)中,為降低實(shí)現(xiàn)復(fù)雜度,傳統(tǒng)設(shè)計(jì)方法通常將數(shù)字FIR均衡器串聯(lián)到寬帶數(shù)字下變頻器之后。當(dāng)系統(tǒng)輸入信號(hào)采樣率超過(guò)FPGA正常工作所允許的最高時(shí)鐘頻率時(shí),數(shù)字FIR均衡濾波器通常采用多相濾波的思想在FPGA中實(shí)現(xiàn)。這種設(shè)計(jì)方法并沒(méi)有考慮到采樣率對(duì)均衡性能的影響,當(dāng)陣列接收或發(fā)射通道個(gè)數(shù)較大時(shí)將消耗大量的乘法資源。

為了在保證均衡性能的同時(shí)降低系統(tǒng)對(duì)乘法資源的損耗,本文在討論FIR濾波器的基本原理基礎(chǔ)之上充分考慮采樣率對(duì)均衡性能的影響,提出了一種數(shù)字下變頻與FIR均衡器一體化設(shè)計(jì)方法。與傳統(tǒng)方法相比,所提出的方法能夠在保證均衡性能的同時(shí)明顯地降低乘法資源的消耗。仿真數(shù)據(jù)分析驗(yàn)證了所提方法的正確性。

1 FIR均衡器的基本原理

假定寬帶數(shù)字陣列系統(tǒng)中共有 個(gè)接收通道,如圖1所示。在通道均衡時(shí),校正源產(chǎn)生覆蓋整個(gè)通帶的寬帶信號(hào),經(jīng)數(shù)字上變頻(DUC)和D/A變換、射頻前端后,從天線和接收射頻前端之間同時(shí)耦合到各接收通道。均衡系數(shù)計(jì)算單元利用接收到的校正數(shù)據(jù)計(jì)算均衡系數(shù),并將其加載到均衡器中。

圖1 寬帶數(shù)字陣列的通道均衡示意圖

均衡系數(shù)的計(jì)算方法如下[5]：

以通道1作為參考通道,其接收到寬帶信號(hào)的頻率響應(yīng)為Gref(ω),其余通道接收到數(shù)據(jù)的頻率響應(yīng)為Gi(ω),i=2,…,M。為了保證通道間頻率特性一致性,在通道中插入N階FIR均衡濾波器,其頻率響應(yīng)為Hi(ω),i=2,…,M。設(shè)FIR均衡器的抽頭延時(shí)為△,則有

由于存在測(cè)量誤差、計(jì)算誤差以及不可避免的噪聲,所以采用最小二乘擬合法來(lái)逼近H(ω),使得最佳權(quán)矢量滿足如下方程：

其中,W為加權(quán)對(duì)角矩陣,b為列矢量,即

A為DFT頻率因子陣,即

其中,K>N為FFT點(diǎn)數(shù)。A為列滿秩矩陣,故濾波器系數(shù)的最小二乘解為

根據(jù)奈奎斯特抽樣定理,令B為待均衡帶寬,△=1/fD為DDC輸出采樣率fD的倒數(shù),則帶寬時(shí)間乘積B△<1。由文獻(xiàn)[6]可知,帶寬時(shí)間乘積B△的取值大小對(duì)均衡器的性能(以剩余幅度失配和剩余相位失配作為衡量指標(biāo))影響很大。對(duì)于給定的均衡階數(shù)N,當(dāng)B△由0增大到1時(shí),剩余幅度失配和剩余相位失配都是先逐漸減小,經(jīng)過(guò)一個(gè)最小值(即為最佳值)后再逐漸增大,B△的選擇有一個(gè)最佳范圍,在0.35～0.65之間。

2 DDC與均衡器的傳統(tǒng)設(shè)計(jì)

在寬帶數(shù)字陣列系統(tǒng)中,按照傳統(tǒng)的模塊化設(shè)計(jì)思想,信號(hào)處理流程如圖2所示。經(jīng)A/D采集后,任何一路接收信號(hào)si(n)都須通過(guò)數(shù)字下變頻,均衡濾波器模塊,將寬帶信號(hào)變換到基帶,并補(bǔ)償通道間的幅頻和相頻響應(yīng)誤差,為后續(xù)的波束形成和其他信號(hào)處理操作作準(zhǔn)備。為討論方便,這里假設(shè)寬帶系統(tǒng)的采樣率等于1 GHz,系統(tǒng)處理帶寬為400 MHz,數(shù)字下變頻輸出采樣率為500 MHz。

圖2 DDC與通道均衡器的傳統(tǒng)處理流程圖

數(shù)字下變頻模塊主要包括正交混頻器、數(shù)字控制振蕩器(NCO)和低通濾波器。在寬帶系統(tǒng)中,為降低乘法資源使用量,通常選擇A/D的采樣率fs和NCO的載波頻率f0滿足[7]：f0=3fs/4或f0=fs/4,此時(shí)NCO輸出正弦和余弦信號(hào)是由1、0、-1、0交替數(shù)據(jù)組成的信號(hào),這將使得正交混頻的實(shí)現(xiàn)不需要乘法器。設(shè)低通濾波器的階數(shù)為N,均衡濾波器的階數(shù)為Ne,則低通濾波器每秒鐘要實(shí)現(xiàn)500 M×2×N個(gè)實(shí)數(shù)乘法操作。均衡濾波器的系數(shù)為復(fù)數(shù),每秒鐘需實(shí)現(xiàn)500 M×Ne×4個(gè)實(shí)數(shù)乘法操作。

若存在M個(gè)接收通道,則低通濾波器每秒鐘要實(shí)現(xiàn)500 M×2×N×M個(gè)實(shí)數(shù)乘法操作,均衡濾波器每秒鐘要實(shí)現(xiàn)500 M×Ne×4×M個(gè)實(shí)數(shù)乘法操作。若在實(shí)際實(shí)現(xiàn)中,采用多相濾波器實(shí)現(xiàn)結(jié)構(gòu),FPGA中乘法器的工作時(shí)鐘為250 MHz,低通濾波器與2倍抽取采用多相濾波結(jié)構(gòu)實(shí)現(xiàn),則低通濾波器每秒鐘實(shí)際要實(shí)現(xiàn)250 M×2×N×M個(gè)實(shí)數(shù)乘法操作。均衡濾波器每秒鐘要實(shí)現(xiàn)250 M×Ne×4×M×2個(gè)實(shí)數(shù)乘法操作。

3 DDC與均衡器的一體化設(shè)計(jì)

為完成數(shù)字下變頻和通道均衡,傳統(tǒng)的模塊化設(shè)計(jì)思想會(huì)消耗過(guò)多的FPGA乘法資源,且未考慮采樣率對(duì)通道均衡性能的影響。故本節(jié)考慮將數(shù)字下變頻與均衡器進(jìn)行一體化設(shè)計(jì),在保證均衡器性能的同時(shí)降低FPGA資源的使用率。

為了在節(jié)省FPGA資源的同時(shí)提高均衡器的性能,將均衡濾波器前置于兩倍抽取因子之間,如圖3所示。在圖2中均衡器位于抽取之后,其帶寬時(shí)間乘積為0.8,而圖3中均衡器前置,使得時(shí)間帶寬積減小至0.4。由文獻(xiàn)[6]可知,當(dāng)均衡器階數(shù)相等時(shí),圖3所示的均衡器具有更佳的均衡性能。

圖3 數(shù)字下變頻和均衡器一體化處理流程圖

綜合以上討論,傳統(tǒng)設(shè)計(jì)方法與一體化設(shè)計(jì)方法所使用的乘法資源個(gè)數(shù)之比為

4 性能分析

4.1 乘法資源分析

對(duì)于傳統(tǒng)設(shè)計(jì)方法,當(dāng)N=48、Ne=40時(shí),每秒鐘乘法操作個(gè)數(shù)隨通道數(shù)M的變化曲線如圖4所示。隨著通道個(gè)數(shù)的增加,均衡器消耗的乘法資源明顯高于低通濾波器。

圖4 不同通道下低通濾波器和均衡

4.2 均衡性能驗(yàn)證

實(shí)驗(yàn)一: 考慮兩個(gè)接收通道,第一個(gè)通道作為參考。均衡前,第二通道的幅頻響應(yīng)和群遲延如圖6所示。

令時(shí)間帶寬積分別為0.4和0.8,均衡器階數(shù)在36～72之間變化。經(jīng)500次仿真實(shí)驗(yàn),均衡后的剩余幅度失配誤差和相位失配誤差如圖7所示。由圖7可知,當(dāng)均衡器階數(shù)相同時(shí),本文所提的一體化設(shè)計(jì)方法具有更佳的均衡性能。

圖5 兩種設(shè)計(jì)方法的濾波器乘法運(yùn)算次數(shù)對(duì)比圖

實(shí)驗(yàn)二：實(shí)測(cè)數(shù)據(jù)包括4個(gè)接收通道,時(shí)間帶寬積等于0.4,以第一個(gè)通道作為參考。均衡前,其他通道相對(duì)于參考通道的幅頻響應(yīng)和相頻響應(yīng)如圖8所示。

當(dāng)均衡濾波器階數(shù)為32時(shí),幅度失配誤差的均值非常接近于零,標(biāo)準(zhǔn)差最大為0.3632 dB。相位失配誤差的均值非常接近于零,標(biāo)準(zhǔn)差最大為2.3399°。所有通道均衡后的幅頻響應(yīng)和相頻響應(yīng)如圖9所示。由圖9可知,本文所提方法具有較好的均衡性能。

5 結(jié)束語(yǔ)

本文首先討論了寬帶陣列系統(tǒng)中一種經(jīng)典的數(shù)字下變頻和均衡器的設(shè)計(jì)方法。該方法相對(duì)簡(jiǎn)單,便于實(shí)現(xiàn),但當(dāng)陣列收發(fā)通道個(gè)數(shù)較大時(shí)需要大量的乘法資源。為了降低系統(tǒng)對(duì)乘法資源的需求,保證均衡器性能,考慮采樣率對(duì)均衡性能的影響,提出了一種數(shù)字下變頻和均衡器一體化設(shè)計(jì)方法。在性能分析中,比較了本文討論的兩種設(shè)計(jì)方法的乘法資源消耗情況。分析結(jié)果表明,本文提出的方法能明顯地降低對(duì)乘法資源的損耗。最后通過(guò)仿真和實(shí)測(cè)數(shù)據(jù)分析,驗(yàn)證了所提方法的正確性。

(a) 幅頻響應(yīng) (b) 群遲延

(a) 剩余幅度失配誤差 (b) 剩余相位失配誤差

(a) 幅頻響應(yīng) (b) 相頻響應(yīng)

(a) 幅頻響應(yīng) (b) 相頻響應(yīng)

[1] 張林讓, 保錚, 張玉洪.通道響應(yīng)失配對(duì)DBF天線旁瓣電平的影響[J]. 電子科學(xué)學(xué)刊, 1995, 17(3): 268-275.

[2] 吳曼青. 數(shù)字陣列雷達(dá)及其進(jìn)展[J]. 中國(guó)電子科學(xué)研究院學(xué)報(bào), 2006, 1(1):11-16.

[3] 吳洹, 張玉洪, 吳順君. 用于陣列處理的自適應(yīng)均衡器的研究[J]. 現(xiàn)代雷達(dá), 1994, 16(1):49-56.

[4] 龔耀寰.自適應(yīng)濾波-時(shí)域自適應(yīng)濾波和智能天線[M]. 2版. 北京:電子工業(yè)出版社, 2003:308-333.

[5] 賈可新,柳桃榮,劉振華. 一種寬帶陣列通道均衡器設(shè)計(jì)[J]. 航天電子對(duì)抗, 2013, 29(16):62-64.

[6] 王永良, 丁前軍,李榮鋒. 自適應(yīng)陣列處理[M].北京:清華大學(xué)出版社, 2009:299-328.

[7] 楊小牛, 樓才義,徐建良. 軟件無(wú)線電原理與應(yīng)用[M].北京:電子工業(yè)出版社, 2001:8-57.

An integrative design of wideband array DDC and equalizer

JIA Ke-xin, LIU Tao-rong, LIU Zhen-hua

(No.38 Research Institute of CETC, Hefei 230088)

Based on the basic principle of the FIR equalizer, the effects of the sampling rates of different systems on the performances of the equalizers are discussed. To meet the demands of high-speed signal processing in the wideband array, a classical method of the digital down converters (DDCs) and the equalizers is designed and discussed. This method can be easily implemented, but it does not take the effects of the sampling rates on the equalizers into full consideration and needs many multipliers. To reduce the loss of the multipliers and ensure the performances of the equalizers, an integrative method of the DDCs and the equalizers is proposed. Compared with the conventional methods, the proposed method can obviously reduce the loss of the multipliers in the case of numerous array channels. The validity of the method is verified through the simulation and data analysis.

FIR equalizer; digital down converter; wideband digital array

2014-08-29

賈可新(1982-)，男，工程師，博士，研究方向：雷達(dá)和對(duì)抗領(lǐng)域信號(hào)處理；柳桃榮(1968-)，女，高級(jí)工程師，研究方向：雷達(dá)和對(duì)抗領(lǐng)域信號(hào)處理；劉振華(1983-)，男，工程師，博士，研究方向：無(wú)線通信系統(tǒng)。

TN957.51

A

1009-0401(2014)04-0031-05