應用于D類功率放大器的新型可調式CMOS POP噪音抑制系統(tǒng)

唐　寧,張　騰

(桂林電子科技大學信息與通信學院,廣西 桂林 541004)

?

應用于D類功率放大器的新型可調式CMOS POP噪音抑制系統(tǒng)

唐寧*,張騰

(桂林電子科技大學信息與通信學院,廣西 桂林 541004)

摘要:介紹了一種新型可調POP噪音抑制系統(tǒng),在集成于芯片內部的同時,提供了穩(wěn)定的POP噪音抑制,采用SMIC 0.18 μm CMOS工藝制作,重點采用了時序控制的方法,使得D類功率放大器中的運放和比較器在不同時刻分別開啟,達到了抑制噪音的目的。通過理論分析及仿真結果表明,該POP噪聲抑制系統(tǒng)可以在電壓剛開啟時,1.5 ms、2 ms通過開關控制完成運放和比較器的開啟,減小運放的噪聲系數(shù),起到了良好的POP噪聲抑制作用。

關鍵詞:D類功率放大器;POP噪音抑制;時序控制;可調節(jié)

“POP”噪聲是指音頻器件在上電、斷電瞬間以及上電穩(wěn)定后,各種操作帶來的瞬態(tài)沖擊所產生的爆破聲[1]。

D類放大器由于其容易實現(xiàn)大功率,較高的轉換速率以及較低的失真,而普遍應用于人們的生活中,如筆記本電腦,移動電話以及MP3中[2]。經典的D類功率放大器主要包含脈寬調制單元,開關放大單元以及低通濾波單元[3],由于其在設計上沒有考慮到POP噪音的影響,經典的D類功率放大器經常受到POP噪音的困擾,甚至有可能會引起靜電噪音,對耳機或音響造成損害[3]。

本文在一些POP噪音抑制方式的基礎上,設計了一種全新的可調噪音抑制系統(tǒng),不僅避免了現(xiàn)有技術使用電容抑制POP噪音帶來的缺點,節(jié)省了芯片面積,還可以精確的控制需要延遲的時間,使輸出信號緩慢變化,起到了抑制POP噪音的效果。

1　傳統(tǒng)的POP噪音抑制方法

傳統(tǒng)的POP噪音抑制技術大部分均采用外接電容[4],或是在芯片中加入簡單的時序控制電路使得開關輸入延遲,從而起到POP噪音抑制的作用[5],其外加電容法如圖1所示。

圖1　傳統(tǒng)的TS4990解決方案

為了消除POP噪音,要選擇合適的Rin,Cin,Cb的值,確保要在Cb充電完成之前Cin已經完成的充電,也就是說Cin的時間常數(shù)Tin應該遠小于Cb的的對應啟動時間Tb。輸入電容Cin和輸入電阻Rin構成了一個高通濾波器[7],通常這個頻率被設置在100 Hz或者更高。通過-3 dB截止頻率計算公式[6]

fcl=1/(2πRC)

當Rin取22 K,fcl為100 Hz,開啟電壓為100 ms,電源電壓Vcc為3.3 V時,我們可以計算得到,Cin約為73 nF。

從計算結果可以看出,外加電容方式并不適用于集成芯片內部,同時又因其對電容的精度要求較高,需要計算精確的電容值才能達到良好的抑制效果,增加設計的難易度。

另一方面簡單的時序控制電路只是簡單地使系統(tǒng)在處理音頻信號之前確保各模塊已經進入穩(wěn)定工作狀態(tài),并不能從根本解決其在電壓接通關斷時引起的POP噪音,且其只能通過時鐘或觸發(fā)器的個數(shù)來調節(jié)延遲時間,使得該方案在一些需要精確時間延遲的設計中并不適用。

從該圖中可以看出,通過時序控制的時序信號可以有效的控制D類功率放大器中的前置放大器和比較器,具體的,由第1第2時序電路控制了前置放大器的輸出狀態(tài),第3時序控制了比較器的輸出狀

態(tài)[7],通過對前置放大器和比較器的控制,使得D類音頻功率放大器在開啟和關閉時避免出現(xiàn)較大的電壓或電流脈沖,從而有效的抑制D類功率音頻功率放大器POP噪音。所以,如何設計時序電路決定了D類功率放大器是否可以有效的抑制POP噪音[8]。

2　基于CMOS的新型POP噪音抑制系統(tǒng)的設計

其原理框圖如圖2所示。

圖2　時序控制電路原理圖

本文中設計的時序控制電路由三部分組成,分別為比較器,延時模塊,波形選擇模塊,其原理圖如圖3所示。

圖3　時序控制電路原理圖

本文的比較器是為了防止電路在電壓開啟或關斷時,因電壓不穩(wěn)而造成波形跳變而設計的,由于該比較器對精度要求不高,但是相應速度的要求較高,要求其能夠在電源工作后,能夠迅速啟動,所以本設計選取了電荷泵結構[9]。

圖4　比較器的設計

由于該時序控制電路分為開啟和關斷2種狀態(tài),所以就要求延遲模塊可以分別咋電源開啟和關閉時輸出不同的波形,同時波形選擇模塊需要使用二選一選擇器分別在不同時間選擇不同的延時和波形,本文采用了由D觸發(fā)器構成的同步時序控制電路,其延遲計算公式為[10]

t=nT

其中n是D觸發(fā)器的個數(shù),T為時鐘周期,本文中采用的時鐘分別為300 μs和400 μs,D觸發(fā)器個數(shù)分別為6個、5個和5個。

通過對時序控制電路的仿真,可以得到電壓開啟和關斷時的波形圖,如圖5,從上到下分別對應原理圖中第1、第2以及第3時序的開關時間。

表1給出了本文采用結構與有關參考文獻的比較。

呂凌子把5萬元現(xiàn)金重新揣回了家。呂凌子原以為5萬元可以將事情做個了斷，然而事情并沒有朝著她所期待的方向發(fā)展，并沒有她想象中那么順利。

表1　本文結構與有關參考文獻的對比

圖5　電源開啟(上)和關閉(下)時的波形

3　性能測試

我們以一個搭好的半橋式D觸發(fā)器來測試實驗結果。

假設電源開啟電壓為10 μs,仿真時間設置為3 ms,當斷開時序控制電路和正負反饋以及比較器GND端時,其運放以及比較器的仿真結果如圖6所示。

從圖6可以看出,由于運算放大器不穩(wěn)定,在最剛開始通電時以及1.5 ms左右產生了嚴重的跳變,影響了比較器的輸出波形。

當使用了本文的時序控制電路時,我們對電路進行重新仿真,其運放以及比較器波形如圖7所示。

圖6　運放和比較器的輸出結果

圖7　運放和比較器的和輸出波形

我們可以看出運放輸出端雖然在1.5 ms左右有小的跳變,但是由于比較器還未開啟,使得比較器輸出一直保持高電平,穩(wěn)定了電壓。

對運放進行輸出噪聲分析,其結果如圖8所示,圖8上是未使用該時序控制電路的噪聲分析仿真結果,下是使用了該時序控制電路的噪聲分析結果。

圖8　噪聲分析

通過對噪聲分析,我們可以明顯看出,運放在使用了該時序控制電路后,其輸出噪聲由0.28減小到0.0008,由此可見,該時序控制電路很好的起到了噪音抑制作用,其版圖如圖9所示。

圖9　時序控制電路版圖設計

4　最后結論

本設計在綜合權衡芯片面積,調節(jié)難易度以及調節(jié)范圍的指標的基礎上,通過深入的理論分析,設計了一種基于CMOS的可調POP噪音抑制系統(tǒng)。

本文設計的基于CMOS的POP抑制噪音系統(tǒng),其面積遠遠小于經典方法使用電容時所占用的面積,可以方便的集成于各類D類功率放大器中。其延遲單元可以采用反相器,同步或異步時序電路,從而很容易的實現(xiàn)nS～S級別的不同延時需求,時鐘即可以選擇外接也可根據(jù)需要自行設計。該POP噪音抑制系統(tǒng)在滿足不同設計需要的基礎上,不僅可以應用于D類功率放大器,還可應用于其他需要是要該功能的電路中,極具實用性。

參考文獻:

[1]呼延木子,高性能音頻功放電路的設計與實現(xiàn)[D].西安:西安電子科技大學,2007.

[2]Tim Lok,音頻Click和Pop噪聲的特性和消除技巧[J].電子與電路,2010(8):61-65.

[3]彭卓.D類音頻功率放大器的設計[D].成都:電子科技大學,2006.

[4]比亞迪股份有限公司.D類音頻功率放大器[P].中國專利,200820122402.9.2009-9-16.

[5]吳卉.高增益低諧波失真CMOS功率放大器的研究和設計[D].武漢:武漢科技大學,2010.

[6]雷張偉.D類音頻功率放大器的設計[D].成都:電子科技大學,2002.

[7]龔偉,周雒維.D類音頻功率放大器控制方式綜述[J].重慶學學報報,2003,26(2):117-122.

[8]畢查德·拉扎維.模擬CMOS集成電路設計[M].陳貴燦,程軍,張瑞智,等譯.西安:西安交通大學出版社,2002:521-535.

[9]朱高峰.D類功率放大器的關鍵技術[J].聲學技術,2006,25(5):452-454.

[10]劉皓,景為平.一種頻率可調CMOS環(huán)形振蕩器的分析與設計[J].電子器件,2006,29(4):1023-1026.

唐寧(1964-),男,漢族,湖南邵陽人,桂林電子科技大學研究生導師,副教授,研究方向為數(shù)字專用集成電路設計與實現(xiàn),ningt@guet.edu.cn;

張騰(1989-),男,漢族,河南新鄉(xiāng)人,桂林電子科技大學信息與通信學院研究生,研究方向為專用集成電路的設計與實現(xiàn),wilent@126.com。

ANovelTunableCMOSPopNoiseSuppressionSystemsAppliedtoClass-DPowerAmplifier

TANGNing*,ZHANGTeng

(Informtion and Communication Colleage,Guilin University of Electronic Technology,Guilin Guangxi 541004,China)

Abstract:An new type of adjustable POP noise suppression system is designed for integrating in the chip,and providing a stable POP noise suppression.By using SMIC 0.18 μm CMOS fabrication,this device is focusing on the use of a timing control method to make the Class D power amplifier op amps and comparators open at different times to achieve the purpose of suppressing noise.Through theoretical analysis and simulation results show that the POP noise suppression system can control the op amp and comparator at the beginning,1.5ms and 2ms,by the switch to open up,reduce the noise figure and obtain a good POP noise suppression results.

Key words:class-D power amplifier;POP noise suppression;timing control;tunable

doi:EEACC:1220;523010.3969/j.issn.1005-9490.2014.05.022

中圖分類號:TN643

文獻標識碼:A

文章編號:1005-9490(2014)05-0900-04

收稿日期:2013-10-24修改日期:2013-11-14