一種非線性電路的容差性分析方法

趙朋斌

摘 要： 電路容差性分析是預(yù)測(cè)電路性能參數(shù)穩(wěn)定性的一種方法，該方法主要研究電路中各組成部分參數(shù)偏差的變化對(duì)電路性能容差的影響，包括元器件的公差、環(huán)境條件的影響以及性能的退化效應(yīng)等方面。以筆者實(shí)際應(yīng)用中的電路為例，闡述了非線性電路容差性分析的方法及注意事項(xiàng)，使工程人員能更容易理解計(jì)算機(jī)分析方法，也為非線性電路的容差性分析提供一種新思路。

關(guān)鍵詞： 電路設(shè)計(jì)； 非線性電路； 容差分析； 參數(shù)漂移

中圖分類號(hào)： TN710?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）15?0136?03

Method of tolerance analysis for non?linear circuit

ZHAO Peng?bin

（Shannxi Fenghuo Electronical Co.， Ltd， Baoji 721006， China）

Abstract： The circuit tolerance analysis is a method to predict the stability of the circuit performance parameters. The influence of parameter deviation of the components in a circuit on circuit performance tolerance is studied principally in the method， in which the margin tolerance of components， environmental conditions， performance degradation effect and so on are involved. Taking a circuit that the author ever used as an example， the method and matters needing attention on non?linear circuit tolerance analysis is described in this paper to help engineers to comprehend the computer analysis method more deeply. A new method was provided for non?linear circuit tolerance analysis.

Keyords： circuit design； non?linear circuit； tolerance analysis； parameter drift

0 引 言

在產(chǎn)品電路設(shè)計(jì)時(shí)，工程師常?？鄲烙陔娐份敵龅木葐栴}。尤其在某些關(guān)鍵電路中，較大的偏差波動(dòng)會(huì)造成不可預(yù)知的后果。由于電路設(shè)計(jì)的本質(zhì)是通過各種各樣的元器件相互組合，形成能夠?qū)崿F(xiàn)某一功能的電路系統(tǒng)，各種元器件如電阻、電容、電感、晶體管以及集成芯片等器件，總是存在由于各種因數(shù)導(dǎo)致的變異性、不一致性，使得系統(tǒng)的輸出有很大的變異，降低了輸出的精確度，發(fā)生的現(xiàn)象主要有：性能不穩(wěn)定，參數(shù)發(fā)生漂移、退化等。造成這些現(xiàn)象的主要原因有：

（1） 組成電路的元器件參數(shù)存在著公差。一般設(shè)計(jì)時(shí)通常只采用元器件參數(shù)的標(biāo)稱值進(jìn)行設(shè)計(jì)計(jì)算，忽略了參數(shù)的公差。這種原因產(chǎn)生的參數(shù)偏差是固定的；

（2） 環(huán)境變化產(chǎn)生器件參數(shù)漂移。溫度濕度等外部環(huán)境變化、施加電應(yīng)力的波動(dòng)等原因，都會(huì)使元器件參數(shù)發(fā)生變化，引起電路性能參數(shù)原設(shè)計(jì)值，這種偏差在多種情況下是可逆的，即隨條件而改變，參數(shù)可能恢復(fù)到原來的數(shù)值；

（3） 退化效應(yīng)。很多電器產(chǎn)品在長(zhǎng)期的使用過程中，隨著時(shí)間的累積，元器件參數(shù)會(huì)發(fā)生變化，這種原因產(chǎn)生的偏差是不可逆的。

這些偏差如果在設(shè)計(jì)初期就能予以考慮并進(jìn)行分析計(jì)算，那么在設(shè)計(jì)過程中就能規(guī)避后期設(shè)計(jì)中的風(fēng)險(xiǎn)，提高產(chǎn)品的環(huán)境適應(yīng)能力，提升設(shè)備的使用可靠性。電路容差性分析就是預(yù)測(cè)電路性能參數(shù)穩(wěn)定性的一種方法，該方法主要研究電路組成部分參數(shù)偏差在規(guī)定的范圍內(nèi)，對(duì)電路性能容差的影響，其偏差主要有元器件的公差、環(huán)境條件的影響以及性能的退化效應(yīng)。本文以筆者實(shí)際應(yīng)用中的局部電路為例，闡述了非線性電路容差性分析的方法及注意事項(xiàng)，并將分析結(jié)果與整機(jī)設(shè)計(jì)要求進(jìn)行比對(duì)，使工程人員能更容易理解計(jì)算機(jī)分析方法，同時(shí)也為非線性電路的容差性分析提供一種新思路。

1 容差性分析方法

電路容差性分析的方法主要有：最壞情況分析法、蒙特卡洛法、伴隨網(wǎng)絡(luò)法、階矩法等，可以根據(jù)電路特點(diǎn)以及相關(guān)要求，選擇一種或多種分析方法。

最壞情況分析法，就是當(dāng)電路中所有元件參數(shù)都取其最壞的極端，分析其綜合結(jié)果使電路特性指標(biāo)能夠達(dá)到的最壞偏差，在使用最壞情況分析法時(shí)，要注意在設(shè)計(jì)參數(shù)變化范圍內(nèi)電路性能指的變化趨勢(shì)是否單調(diào)，結(jié)合變化極值和邊界值，找出性能參數(shù)的最壞結(jié)果。該方法需要能夠判斷出每個(gè)器件變化對(duì)電路的影響趨勢(shì)，通常為了簡(jiǎn)化手工計(jì)算的工作量，可以根據(jù)經(jīng)驗(yàn)來確定容差分析必須考慮的重要設(shè)計(jì)參數(shù)，以縮小分析范圍。

蒙托卡諾分析，在指定的容差分析范圍內(nèi)，隨機(jī)地選取電路參數(shù)，再分析和計(jì)算電路特性指標(biāo)的偏移范圍，該方法一般使用計(jì)算機(jī)仿真軟件實(shí)現(xiàn)，通過大量隨機(jī)仿真得到電路輸出數(shù)據(jù)的統(tǒng)計(jì)規(guī)律，并給出綜合意見，常見PSpice、ADS等軟件。該方法不需要判斷每個(gè)元器件對(duì)電路的影響趨勢(shì)，但必須要有元器件的Spice模型才能建立仿真，而這一點(diǎn)在工程應(yīng)用中往往不能滿足。

無論通過哪種方法，對(duì)于容差分析不合格的電路，應(yīng)該首先考慮縮小靈敏度最大的設(shè)計(jì)參數(shù)的偏差范圍，然后再根據(jù)靈敏度的大小，考慮縮小其他設(shè)計(jì)參數(shù)偏差范圍。當(dāng)考慮縮小設(shè)計(jì)參數(shù)的偏差范圍后仍不能滿足要求的，應(yīng)重新選擇設(shè)計(jì)參數(shù)的標(biāo)稱值，或者修改電路結(jié)構(gòu)，采用更合理的電路來實(shí)現(xiàn)相同的功能。

2 電路設(shè)計(jì)分析

在通信電路中，特別是在接收信道、發(fā)射信道設(shè)計(jì)中，放大器是最主要、最核心的電路之一，實(shí)現(xiàn)小信號(hào)的放大，主要技術(shù)參數(shù)有增益[G]（放大倍數(shù)，通常用dB表示），最大不失真輸出[P1 dB]（通常用dBm表示），工作電流[I，]工作電壓[V]等。

在筆者使用的某型通信設(shè)備中，發(fā)射信道電路設(shè)計(jì)如圖1所示，主要由混頻、濾波、放大、可控衰減、功率預(yù)放大、功率放大、濾波、收發(fā)開關(guān)、天線等部分組成。

圖1 發(fā)射信號(hào)電路框圖及指標(biāo)分配

其中射頻預(yù)放大電路主要為后級(jí)的功率放大器提供驅(qū)動(dòng)信號(hào)，該放大電路輸入信號(hào)0 dBm，輸出信號(hào)約22 dBm，電路由集成放大器GAV?84+及其外圍電路組成，電路圖如圖2所示，該電路主要實(shí)現(xiàn)射頻信號(hào)的前級(jí)放大，電路增益[G]約為22 dB，[VCC]使用5 V供電，[Ibias]約為100 mA。

圖2 射頻放大器電路

該電路的設(shè)計(jì)容差，主要考慮器件自身參數(shù)偏差和外圍電路偏差。其中，器件參數(shù)偏差主要分析其增益隨溫度應(yīng)力的偏移，GAV?84+器件增益隨溫度應(yīng)力的變化情況可以參考該器件DATASHEET[1]。

表1 GAV?84+性能參數(shù)（節(jié)選）

[Parameter＼&Min.＼&Typ.＼&Max.＼&Frequency /GHz＼&DC＼&＼&6＼&Magnitude of Gain

Variation versus

Temperature

（negative） /（dB/℃）＼&[f=]0.01 GHz＼&＼&0.000 4＼&0.006＼&[f=]1 GHz＼&＼&0.002 1＼&[f=]2 GHz＼&＼&0.003 2＼&[f=]3 GHz＼&＼&0.004 4＼&]

由于DATASHEET缺少使用工作頻段溫度應(yīng)力參數(shù)，采用曲線擬合法得到工作頻段內(nèi)器件增益隨溫度變化的數(shù)值，在擬合過程中采用三次樣條函數(shù)進(jìn)行擬合，如圖3所示?？芍骷?40 MHz頻率上增益隨溫度的變化為0.000 74 dB/℃。

圖3 增益隨溫度變化擬合曲線

外圍電路偏差主要分析電感（RFC）直流阻抗偏移和電源[（VCC）]輸出偏移。電感選用MuRata公司的扼流電感LQH31CN1R0M03，其主要性能參數(shù)[2]見表2。

電源[（VCC）]輸出偏差主要由電源單元指標(biāo)決定，實(shí)際使用中要求為：輸出電壓[Vo=]5 V；電壓調(diào)整率≤2%；負(fù)載調(diào)整率≤1%。[Cblock]主要是起交流信號(hào)耦合作用，[Cbypass]主要是起電源濾波作用，這幾個(gè)器件的偏差對(duì)放大器性能指標(biāo)影響極小，可在分析中忽略。

3 容差性分析

主要分析集成放大器性能參數(shù)、其外圍電路、供電電壓等偏差對(duì)于放大器增益特性的影響。各個(gè)影響因素的函數(shù)表達(dá)式為：

[Gp=f（Vd，Ibias，T）] （1）

式中：[Gp]代表放大器增益；[Vd]代表集成器件輸出端供電電壓；[Ibias]為供電電流；[T]為工作溫度。

根據(jù)圖3所示，根據(jù)電路分析原理，決定[Vd]和[Ibias]的主要因素是電感直流阻抗[RL、]外部供電電壓[Vo。]其中：

[Vd=Vo-Ibias?RL] （2）

將其代入式（1），可以得到：

[Gp=f（Vo，RL，T）] （3）

采用最壞情況分析法，分析電路組成部分參數(shù)最壞組合情況下的電路性能參數(shù)偏差，利用已知元器件及相關(guān)電路的參數(shù)變化極限，預(yù)計(jì)關(guān)鍵電路性能參數(shù)變化是否超過了允許范圍。由于放大器模型屬于非線性，不能采用線性展開法進(jìn)行分析，故采用直接代入法，將設(shè)計(jì)參數(shù)的偏差值按照最壞情況組合直接代入電路的網(wǎng)絡(luò)參數(shù)表達(dá)式中，求出性能的上限和下限值。首先求各影響因素的偏導(dǎo)，判斷函數(shù)單調(diào)性及增長(zhǎng)方向：

[?Gp?T=?f（Vo，RL，T）?Tf=240 MHz=-0.000 74 dB/℃≤0] （4）

[?Gp?Vo=?f（Vo，RL，T）?Vo≥0] （5）

[?Gp?RL=?f（Vo，RL，T）?RL≤0] （6）

將偏導(dǎo)數(shù)為正的電路組成部分參數(shù)及輸入量的上偏差、偏導(dǎo)數(shù)為負(fù)的電路組成部分參數(shù)及輸入量的下偏差代入式（3）中，求出電路性能參數(shù)的上限值；將偏導(dǎo)數(shù)為正的電路組成部分參數(shù)及輸入量的下偏差、偏導(dǎo)數(shù)為負(fù)的電路組成部分參數(shù)及輸入量的上偏差代入式（3）中，求出電路性能參數(shù)的下限值。

根據(jù)電源模塊電壓調(diào)整率和負(fù)載調(diào)整率綜合作用，可以得到：

[V0max=5.20 V； V0min=4.80 V]

扼流電感根據(jù)直流阻抗30%偏差數(shù)據(jù)可以得到：

[RLmax=0.264 Ω； RLmin=0.196 Ω]

以及：

[Ibiasmax=130 mA； Ibiasmin=85 mA]

通過公式（2）可以得到：

[Vdmax=5.20+（0.264×0.130）=5.250 VVdmin=4.80-（0.264×0.130）=4.755 V]

此外，設(shè)備環(huán)境要求其工作溫度范圍為-45～85 ℃。根據(jù)上述分析，通過查表3可知[3]，放大器增益性能的上限為 24.02 dB，下限為22.84 dB。

表3 GAV?84+增益性能參數(shù)變化

[溫度 /℃＼&電壓 /V＼&電流 /mA＼&增益 /dB＼&25＼&5＼&106＼&23.98＼&4.75＼&92＼&23.8＼&5.24＼&121＼&24.01＼&＼&-45＼&5＼&101＼&22.99＼&4.75＼&88＼&22.84＼&＼&85＼&5＼&109＼&23.91＼&5.24＼&125＼&24.02＼&]

根據(jù)電路性能指標(biāo)分配，要滿足最終的作用距離和輸出功率要求，分配到該電路的最小輸出為23 dBm，其前級(jí)衰減電路輸出最小為0 dBm，所以要求關(guān)鍵電路增益必須大于20 dB。通過上述分析，該電路增益性能的上限為 24.02 dB，下限為22.84 dB，滿足極端使用要求。

4 結(jié) 語

目前的容差性分析方法很多，特別是一些以計(jì)算機(jī)仿真技術(shù)為基礎(chǔ)的分析方法正在迅速發(fā)展，許多電路分析軟件如HSpice、ADS等都具有容差分析的功能，不過使用計(jì)算機(jī)軟件分析必須要有元器件的精確Spice模型，而這個(gè)要求在實(shí)際應(yīng)用中往往達(dá)不到。本文中筆者以實(shí)際使用的射頻放大器為例，詳細(xì)闡述了一種容差性分析的思路，該方法本質(zhì)上屬于最差情況分析法，通過實(shí)際工程電路的分析過程，使工程人員能更容易理解計(jì)算機(jī)分析方法，同時(shí)也為非線性電路的容差性分析提供一種新思路。

參考文獻(xiàn)

[1] 劉品，劉嵐嵐，周真.可靠性工程基礎(chǔ)[M].北京：中國(guó)計(jì)量出版社，2010.

[2] 田武平，郭杰榮.HSpice 在電路內(nèi)部參數(shù)容差統(tǒng)計(jì)分析中的應(yīng)用[J].現(xiàn)代電子技術(shù)，2008，31（18）：13?16.

[3] 高云華.基于PSpice的電路容差分析[J].煤炭技術(shù)，2011（10）：45?47.

[4] 雷學(xué)堂.射頻放大電路的容差容限分析[J].吉首大學(xué)學(xué)報(bào)：自然科學(xué)版，2008，29（3）：59?63.

[5] 趙細(xì)云，曾杰軍，錢慰宗.電路的容差分析仿真及在電路設(shè)計(jì)中的應(yīng)用[J].電子工程師，2002，28（11）：54?56.

[6] 范愛平.電路容差分析的計(jì)算機(jī)仿真方法[J].電測(cè)與儀表，2001（10）：26?29.

[7] Murata. GVA?84+ [EB/OL]. [2012?10?31]. http：//www.hqew.com.

[8] 國(guó)防科學(xué)技術(shù)工業(yè)委員會(huì).GJB/Z 89?1997電路容差分析指南[S].北京：國(guó)防科學(xué)技術(shù)工業(yè)委員會(huì)，1997.

表3 GAV?84+增益性能參數(shù)變化

[溫度 /℃＼&電壓 /V＼&電流 /mA＼&增益 /dB＼&25＼&5＼&106＼&23.98＼&4.75＼&92＼&23.8＼&5.24＼&121＼&24.01＼&＼&-45＼&5＼&101＼&22.99＼&4.75＼&88＼&22.84＼&＼&85＼&5＼&109＼&23.91＼&5.24＼&125＼&24.02＼&]

根據(jù)電路性能指標(biāo)分配，要滿足最終的作用距離和輸出功率要求，分配到該電路的最小輸出為23 dBm，其前級(jí)衰減電路輸出最小為0 dBm，所以要求關(guān)鍵電路增益必須大于20 dB。通過上述分析，該電路增益性能的上限為 24.02 dB，下限為22.84 dB，滿足極端使用要求。

4 結(jié) 語

目前的容差性分析方法很多，特別是一些以計(jì)算機(jī)仿真技術(shù)為基礎(chǔ)的分析方法正在迅速發(fā)展，許多電路分析軟件如HSpice、ADS等都具有容差分析的功能，不過使用計(jì)算機(jī)軟件分析必須要有元器件的精確Spice模型，而這個(gè)要求在實(shí)際應(yīng)用中往往達(dá)不到。本文中筆者以實(shí)際使用的射頻放大器為例，詳細(xì)闡述了一種容差性分析的思路，該方法本質(zhì)上屬于最差情況分析法，通過實(shí)際工程電路的分析過程，使工程人員能更容易理解計(jì)算機(jī)分析方法，同時(shí)也為非線性電路的容差性分析提供一種新思路。

參考文獻(xiàn)

[1] 劉品，劉嵐嵐，周真.可靠性工程基礎(chǔ)[M].北京：中國(guó)計(jì)量出版社，2010.

[2] 田武平，郭杰榮.HSpice 在電路內(nèi)部參數(shù)容差統(tǒng)計(jì)分析中的應(yīng)用[J].現(xiàn)代電子技術(shù)，2008，31（18）：13?16.

[3] 高云華.基于PSpice的電路容差分析[J].煤炭技術(shù)，2011（10）：45?47.

[4] 雷學(xué)堂.射頻放大電路的容差容限分析[J].吉首大學(xué)學(xué)報(bào)：自然科學(xué)版，2008，29（3）：59?63.

[5] 趙細(xì)云，曾杰軍，錢慰宗.電路的容差分析仿真及在電路設(shè)計(jì)中的應(yīng)用[J].電子工程師，2002，28（11）：54?56.

[6] 范愛平.電路容差分析的計(jì)算機(jī)仿真方法[J].電測(cè)與儀表，2001（10）：26?29.

[7] Murata. GVA?84+ [EB/OL]. [2012?10?31]. http：//www.hqew.com.

[8] 國(guó)防科學(xué)技術(shù)工業(yè)委員會(huì).GJB/Z 89?1997電路容差分析指南[S].北京：國(guó)防科學(xué)技術(shù)工業(yè)委員會(huì)，1997.

表3 GAV?84+增益性能參數(shù)變化

[溫度 /℃＼&電壓 /V＼&電流 /mA＼&增益 /dB＼&25＼&5＼&106＼&23.98＼&4.75＼&92＼&23.8＼&5.24＼&121＼&24.01＼&＼&-45＼&5＼&101＼&22.99＼&4.75＼&88＼&22.84＼&＼&85＼&5＼&109＼&23.91＼&5.24＼&125＼&24.02＼&]

根據(jù)電路性能指標(biāo)分配，要滿足最終的作用距離和輸出功率要求，分配到該電路的最小輸出為23 dBm，其前級(jí)衰減電路輸出最小為0 dBm，所以要求關(guān)鍵電路增益必須大于20 dB。通過上述分析，該電路增益性能的上限為 24.02 dB，下限為22.84 dB，滿足極端使用要求。

4 結(jié) 語

目前的容差性分析方法很多，特別是一些以計(jì)算機(jī)仿真技術(shù)為基礎(chǔ)的分析方法正在迅速發(fā)展，許多電路分析軟件如HSpice、ADS等都具有容差分析的功能，不過使用計(jì)算機(jī)軟件分析必須要有元器件的精確Spice模型，而這個(gè)要求在實(shí)際應(yīng)用中往往達(dá)不到。本文中筆者以實(shí)際使用的射頻放大器為例，詳細(xì)闡述了一種容差性分析的思路，該方法本質(zhì)上屬于最差情況分析法，通過實(shí)際工程電路的分析過程，使工程人員能更容易理解計(jì)算機(jī)分析方法，同時(shí)也為非線性電路的容差性分析提供一種新思路。

參考文獻(xiàn)

[1] 劉品，劉嵐嵐，周真.可靠性工程基礎(chǔ)[M].北京：中國(guó)計(jì)量出版社，2010.

[2] 田武平，郭杰榮.HSpice 在電路內(nèi)部參數(shù)容差統(tǒng)計(jì)分析中的應(yīng)用[J].現(xiàn)代電子技術(shù)，2008，31（18）：13?16.

[3] 高云華.基于PSpice的電路容差分析[J].煤炭技術(shù)，2011（10）：45?47.

[4] 雷學(xué)堂.射頻放大電路的容差容限分析[J].吉首大學(xué)學(xué)報(bào)：自然科學(xué)版，2008，29（3）：59?63.

[5] 趙細(xì)云，曾杰軍，錢慰宗.電路的容差分析仿真及在電路設(shè)計(jì)中的應(yīng)用[J].電子工程師，2002，28（11）：54?56.

[6] 范愛平.電路容差分析的計(jì)算機(jī)仿真方法[J].電測(cè)與儀表，2001（10）：26?29.

[7] Murata. GVA?84+ [EB/OL]. [2012?10?31]. http：//www.hqew.com.

[8] 國(guó)防科學(xué)技術(shù)工業(yè)委員會(huì).GJB/Z 89?1997電路容差分析指南[S].北京：國(guó)防科學(xué)技術(shù)工業(yè)委員會(huì)，1997.