基于FPGA的數(shù)字下變頻器的設(shè)計(jì)

張紅濤+寧晉哲+慈國(guó)輝

摘 要： 采用軟件無(wú)線電思想，設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的數(shù)字下變頻器，應(yīng)用于數(shù)字中頻接收機(jī)中，主要完成信號(hào)的下變頻、多速率抽取和濾波等功能。采用自上向下的模塊化設(shè)計(jì)方法，將數(shù)字下變頻的功能劃分為不同的模塊，通過(guò)VHDL語(yǔ)言和IP核設(shè)計(jì)各功能模塊。通過(guò)ISE和Matlab工具對(duì)數(shù)字下變頻器進(jìn)行了仿真設(shè)計(jì)，在FPGA硬件平臺(tái)上進(jìn)行了測(cè)試驗(yàn)證，結(jié)果表明：數(shù)字下變頻器穩(wěn)定可靠、通用性強(qiáng)、靈活性高，滿足數(shù)字中頻接收機(jī)的設(shè)計(jì)要求。

關(guān)鍵詞： 軟件無(wú)線電； 數(shù)字下變頻； FPGA； 仿真設(shè)計(jì)

中圖分類號(hào)： TN911?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2014）15?0073?03

Design of digital downconverter based on FPGA

ZHANG Hong?tao， NING Jin?zhe， CI Guo?hui

（The 54th Research Institute of CETC， Shijiazhuang 050081， China）

Abstract： The digital downconverter （DDC） based on FPGA was designed and implemented with the idea of software radio. It is applied to the digital intermediate frequency receiver to complete the signal downconvertion， multi?rate decimation and filtering functions. The top?down modular design method is adopted to divide the DDC functions into different modules. All the function modules are designed with VHDL language and IP core. The simulation design of DDC is achieved with ISE and Matlab tools， and tested on the FPGA hardware platform. Performance testing results show that the DDC has high stability， high reliability， strong versatility and high flexibility， and can meet the design requirements of the digital intermediate frequency receiver.

Keywords： software radio； digital downconversion； FPGA； simulation design

0 引 言

軟件無(wú)線電是一種以現(xiàn)代通信理論為基礎(chǔ)，以數(shù)字信號(hào)處理為核心，以微電子技術(shù)為支撐的新的無(wú)線通信體系結(jié)構(gòu)[1]。借鑒軟件無(wú)線電思想，設(shè)計(jì)了數(shù)字中頻接收機(jī)中的數(shù)字下變頻器。數(shù)字下變頻器是軟件無(wú)線電結(jié)構(gòu)中的重要模塊之一[2]，主要作用是對(duì)A/D轉(zhuǎn)換器數(shù)字化后的中頻數(shù)字信號(hào)進(jìn)行下變頻、降速、濾波處理，將中頻數(shù)字信號(hào)變成數(shù)據(jù)率較低的數(shù)字基帶信號(hào)。數(shù)字下變頻可以通過(guò)專用的下變頻芯片或FPGA來(lái)實(shí)現(xiàn)。專用下變頻芯片功能強(qiáng)大，能夠比較好地實(shí)現(xiàn)所需要的功能，但是缺乏靈活性，而使用FPGA實(shí)現(xiàn)數(shù)字下變頻可以根據(jù)不同的系統(tǒng)要求，采用不同的結(jié)構(gòu)完成相應(yīng)的功能，具有很強(qiáng)的靈活性，便于進(jìn)行系統(tǒng)的功能擴(kuò)充和升級(jí)。

1 數(shù)字下變頻器的系統(tǒng)設(shè)計(jì)

在數(shù)字中頻接收機(jī)中，工作模式不同，相應(yīng)的數(shù)字下變頻的分頻比和FIR濾波器系數(shù)也不同。在本設(shè)計(jì)中要實(shí)現(xiàn)三種抽取率（6×6×4，8×8×10，18×16×10）的數(shù)字下變頻，選用Xilinx公司Spartan系列XC6SLX75芯片作為硬件平臺(tái)，在FPGA內(nèi)部進(jìn)行了模塊化設(shè)計(jì)，設(shè)計(jì)參考了AD公司的AD6620數(shù)字下變頻芯片[3]，其內(nèi)部結(jié)構(gòu)如圖1所示。主要包括5個(gè)基本模塊：FIFO模塊、混頻器模塊、控制模塊、CIC濾波器模塊和FIR濾波器模塊。

圖1 數(shù)字下變頻器結(jié)構(gòu)框圖

輸入的中頻信號(hào)經(jīng)過(guò)A/D轉(zhuǎn)換器帶通采樣后轉(zhuǎn)換為數(shù)字信號(hào)，通過(guò)FIFO模塊緩存后與數(shù)控振蕩器產(chǎn)生的數(shù)字正交信號(hào)相乘得到正交的I，Q信號(hào)，經(jīng)過(guò)CIC和FIR濾波器模塊抽取降采樣濾波使得其速率大大降低后，送給后端DSP進(jìn)行實(shí)時(shí)處理。為了使數(shù)字下變頻器實(shí)現(xiàn)不同分頻比的抽取，在FPGA內(nèi)部設(shè)計(jì)了控制模塊，根據(jù)不同分頻比，控制CIC濾波器輸入數(shù)據(jù)和輸出數(shù)據(jù)的增長(zhǎng)位數(shù)；控制FIR濾波器的使能與輸出數(shù)據(jù)的選擇。

2 數(shù)字下變頻器的FPGA設(shè)計(jì)

2.1 混頻器模塊的FPGA設(shè)計(jì)

混頻器模塊主要包括數(shù)控振蕩器（NCO）和混頻器（乘法器）。數(shù)控振蕩器的作用是產(chǎn)生兩路正交的正余弦數(shù)字信號(hào)。本設(shè)計(jì)采用的是查表法來(lái)實(shí)現(xiàn)NCO[4]，而XC6SLX75芯片中所具有的豐富的查找表和Block RAM單元正好可以滿足這種需要。

混頻器（乘法器）的功能就是完成輸入數(shù)字中頻信號(hào)和NCO模塊產(chǎn)生的正余弦信號(hào)之間的相乘運(yùn)算，即把輸入數(shù)字中頻信號(hào)的中心頻率搬移到基帶來(lái)。XC6SLX75芯片內(nèi)部含有豐富的乘法器核（DSP48A1），DSP48A1核包含一個(gè)18×18補(bǔ)碼乘法器，因此在這里混頻器直接使用兩個(gè)DSP48A1核來(lái)實(shí)現(xiàn)混頻的功能。

2.2 CIC濾波器模塊的FPGA設(shè)計(jì)

CIC濾波器是無(wú)線通信中的常用模塊，一般用于數(shù)字下變頻和數(shù)字上變頻系統(tǒng)。CIC濾波器的結(jié)構(gòu)簡(jiǎn)單，沒(méi)有乘法器，只有加法器、積分器和寄存器，適合工作在高采樣率。CIC濾波器包括兩個(gè)基本組成部分：積分部分和梳狀部分[5]。

本設(shè)計(jì)采用2級(jí)級(jí)聯(lián)CIC濾波器實(shí)現(xiàn)第一級(jí)信號(hào)的濾波、抽取工作，4級(jí)級(jí)聯(lián)CIC濾波器實(shí)現(xiàn)第二級(jí)信號(hào)的濾波、抽取工作。對(duì)CIC濾波器進(jìn)行模塊化設(shè)計(jì)，混頻后的I、Q路信號(hào)分別調(diào)用CIC濾波器模塊進(jìn)行處理，其FPGA內(nèi)部實(shí)現(xiàn)框圖如圖2所示。

圖2 CIC濾波器模塊FPGA內(nèi)部實(shí)現(xiàn)框圖

DSP48A1核包含一個(gè)48位加法器/減法器/累加器[6]，因此通過(guò)調(diào)用IP核和配置寄存器延遲，使用DSP48A1核來(lái)實(shí)現(xiàn)積分器和疏狀濾波器。由于CIC濾波器內(nèi)部存在積分器，這將造成內(nèi)部寄存器位數(shù)的增長(zhǎng)。這個(gè)位數(shù)增長(zhǎng)由級(jí)數(shù)[N，]抽取因子[D]和延遲因子[M]決定，所以在用FPGA實(shí)現(xiàn)CIC濾波器時(shí)，每一級(jí)都必須保留足夠的運(yùn)算精度，否則就有可能造成溢出錯(cuò)誤。如果輸入數(shù)據(jù)的位數(shù)為[B]位，那么可由下式求出輸出數(shù)據(jù)的位數(shù)[7][BMAX：]

[BMAX=Nlog2DM+B]

DSP48A1核支持48位加法、減法，在實(shí)際設(shè)計(jì)中，每一級(jí)積分器和梳狀濾波器的位數(shù)都采用48位來(lái)做運(yùn)算，在不需要多消耗資源的情況下最大程度提高了運(yùn)算精度。程序中的運(yùn)算采用二進(jìn)制補(bǔ)碼格式進(jìn)行，在運(yùn)算過(guò)程中采用移位處理模塊要對(duì)數(shù)據(jù)進(jìn)行移位處理，保證在最大抽取因子下，后面的運(yùn)算處理不溢出。

2.3 FIR濾波器模塊的FPGA設(shè)計(jì)

數(shù)字下變頻器的最后一級(jí)是FIR濾波器，F(xiàn)IR濾波器主要完成信號(hào)的整形濾波功能，同時(shí)完成最后一級(jí)的抽取。由于進(jìn)入到 FIR 濾波器的數(shù)據(jù)速率已經(jīng)相對(duì)較低，因此在這種情況下可以較容易地實(shí)現(xiàn)較高階的FIR濾波器，從而使得濾波器的通帶帶寬、通帶紋波、阻帶衰減和過(guò)渡帶帶寬等都能夠達(dá)到較好的指標(biāo)[8]。

在本設(shè)計(jì)中采用FIR Compiler核來(lái)實(shí)現(xiàn)FIR濾波器模塊[9]。設(shè)計(jì)了2個(gè)FIR濾波器來(lái)實(shí)現(xiàn)最后一級(jí)抽取功能，分別為抽4FIR濾波器和抽10FIR濾波器。通過(guò)控制模塊根據(jù)抽取因子控制這2個(gè)濾波器數(shù)據(jù)的輸入輸出和工作使能，其幅頻特性如圖3，圖4所示。

圖3 抽4FIR濾波器的幅頻特性

3 系統(tǒng)仿真及驗(yàn)證

本設(shè)計(jì)使用Xilinx ISE 11.4工具進(jìn)行編譯和綜合，為了驗(yàn)證設(shè)計(jì)的正確性，采用ChipScope Pro工具和Matlab工具對(duì)內(nèi)部信號(hào)進(jìn)行分析[10]。該設(shè)計(jì)實(shí)現(xiàn)的數(shù)字下變頻器的具體處理流程為：設(shè)置抽取率為6×6×4，輸入的355 MHz中頻信號(hào)經(jīng)過(guò)A/D轉(zhuǎn)換器以50 MHz采樣速率帶通采樣后轉(zhuǎn)換為數(shù)字信號(hào)送到FPGA中；控制模塊NCO參數(shù)使其產(chǎn)生頻率為5.05 MHz的正交信號(hào)與采樣信號(hào)進(jìn)行混頻；混頻后得到頻率為50 kHz的I，Q信號(hào)；I，Q信號(hào)的采樣速率為50 MHz，通過(guò)6倍抽取的2級(jí)CIC濾波器和6倍抽取的4級(jí)CIC濾波器得到1.389 MHz采樣速率的信號(hào)，再通過(guò)4倍抽取的FIR濾波器輸出347 kHz低采樣速率的信號(hào)供后級(jí)的DSP進(jìn)行處理。使用ChipScope Pro工具對(duì)FIR模塊輸出的I，Q數(shù)據(jù)進(jìn)行采集，波形如圖5所示。

圖4 抽10FIR濾波器的幅頻特性

圖5 I，Q數(shù)據(jù)波形（FIR模塊輸出）

把采集I，Q數(shù)據(jù)組成為復(fù)數(shù)數(shù)據(jù)輸出送到Matlab工具里進(jìn)行FFT分析，頻譜圖如圖6所示。

4 結(jié) 論

通過(guò)測(cè)試，采用FPGA設(shè)計(jì)的數(shù)字下變頻器代替專用的數(shù)字下變頻芯片能夠很好地實(shí)現(xiàn)不同抽取率下的下變頻功能，滿足數(shù)字中頻接收機(jī)的設(shè)計(jì)要求。通過(guò)使用FPGA實(shí)現(xiàn)數(shù)字下變頻功能可以根據(jù)不同的系統(tǒng)要求，采用不同的結(jié)構(gòu)完成相應(yīng)的功能，具有很大的靈活性，便于進(jìn)行系統(tǒng)的功能擴(kuò)充和升級(jí)，具有較高的應(yīng)用價(jià)值。

圖6 I，Q數(shù)據(jù)頻譜（FIR模塊輸出）

參考文獻(xiàn)

[1] 陳東坡.數(shù)字下變頻電路的FPGA實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2010.

[2] 齊青茂，王巖建，張華沖.中頻采樣全數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線電通信技術(shù)，2012，38（4）：77?80.

[3] 李青鵬，高凱，路軍.數(shù)字通道芯片AD6620的原理及應(yīng)用[J].國(guó)外電子元器件，2002（10）：52?54.

[4] 徐小明，蔡燦輝.基于FPGA的數(shù)字下變頻（DDC）設(shè)計(jì)[J].通信技術(shù)，2011，44（10）：19?21.

[5] 田耘，徐文波，張延偉.無(wú)線通信的FPGA設(shè)計(jì)[M].北京：電子工業(yè)出版社，2008.

[6] 姚詹圖.基于FPGA的伺服控制器[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2010.

[7] 金燕，李松，馮曉東.FPGA中CIC抽取濾波器增益校正的實(shí)現(xiàn)[J].電視技術(shù)，2013，37（7）：57?59.

[8] 史磊.軟件無(wú)線電接收機(jī)中數(shù)字下變頻器設(shè)計(jì)與實(shí)現(xiàn)[D].成都：電子科技大學(xué)，2009.

[9] 劉東華.Xilinx系列FPGA芯片IP核詳解[M].北京：電子工業(yè)出版社，2013.

[10] 李輝，岳田.在FPGA設(shè)計(jì)中ChipScope與Matlab的應(yīng)用[J].無(wú)線電工程，2010，40（1）：62?64.

2.2 CIC濾波器模塊的FPGA設(shè)計(jì)

CIC濾波器是無(wú)線通信中的常用模塊，一般用于數(shù)字下變頻和數(shù)字上變頻系統(tǒng)。CIC濾波器的結(jié)構(gòu)簡(jiǎn)單，沒(méi)有乘法器，只有加法器、積分器和寄存器，適合工作在高采樣率。CIC濾波器包括兩個(gè)基本組成部分：積分部分和梳狀部分[5]。

本設(shè)計(jì)采用2級(jí)級(jí)聯(lián)CIC濾波器實(shí)現(xiàn)第一級(jí)信號(hào)的濾波、抽取工作，4級(jí)級(jí)聯(lián)CIC濾波器實(shí)現(xiàn)第二級(jí)信號(hào)的濾波、抽取工作。對(duì)CIC濾波器進(jìn)行模塊化設(shè)計(jì)，混頻后的I、Q路信號(hào)分別調(diào)用CIC濾波器模塊進(jìn)行處理，其FPGA內(nèi)部實(shí)現(xiàn)框圖如圖2所示。

圖2 CIC濾波器模塊FPGA內(nèi)部實(shí)現(xiàn)框圖

DSP48A1核包含一個(gè)48位加法器/減法器/累加器[6]，因此通過(guò)調(diào)用IP核和配置寄存器延遲，使用DSP48A1核來(lái)實(shí)現(xiàn)積分器和疏狀濾波器。由于CIC濾波器內(nèi)部存在積分器，這將造成內(nèi)部寄存器位數(shù)的增長(zhǎng)。這個(gè)位數(shù)增長(zhǎng)由級(jí)數(shù)[N，]抽取因子[D]和延遲因子[M]決定，所以在用FPGA實(shí)現(xiàn)CIC濾波器時(shí)，每一級(jí)都必須保留足夠的運(yùn)算精度，否則就有可能造成溢出錯(cuò)誤。如果輸入數(shù)據(jù)的位數(shù)為[B]位，那么可由下式求出輸出數(shù)據(jù)的位數(shù)[7][BMAX：]

[BMAX=Nlog2DM+B]

DSP48A1核支持48位加法、減法，在實(shí)際設(shè)計(jì)中，每一級(jí)積分器和梳狀濾波器的位數(shù)都采用48位來(lái)做運(yùn)算，在不需要多消耗資源的情況下最大程度提高了運(yùn)算精度。程序中的運(yùn)算采用二進(jìn)制補(bǔ)碼格式進(jìn)行，在運(yùn)算過(guò)程中采用移位處理模塊要對(duì)數(shù)據(jù)進(jìn)行移位處理，保證在最大抽取因子下，后面的運(yùn)算處理不溢出。

2.3 FIR濾波器模塊的FPGA設(shè)計(jì)

數(shù)字下變頻器的最后一級(jí)是FIR濾波器，F(xiàn)IR濾波器主要完成信號(hào)的整形濾波功能，同時(shí)完成最后一級(jí)的抽取。由于進(jìn)入到 FIR 濾波器的數(shù)據(jù)速率已經(jīng)相對(duì)較低，因此在這種情況下可以較容易地實(shí)現(xiàn)較高階的FIR濾波器，從而使得濾波器的通帶帶寬、通帶紋波、阻帶衰減和過(guò)渡帶帶寬等都能夠達(dá)到較好的指標(biāo)[8]。

在本設(shè)計(jì)中采用FIR Compiler核來(lái)實(shí)現(xiàn)FIR濾波器模塊[9]。設(shè)計(jì)了2個(gè)FIR濾波器來(lái)實(shí)現(xiàn)最后一級(jí)抽取功能，分別為抽4FIR濾波器和抽10FIR濾波器。通過(guò)控制模塊根據(jù)抽取因子控制這2個(gè)濾波器數(shù)據(jù)的輸入輸出和工作使能，其幅頻特性如圖3，圖4所示。

圖3 抽4FIR濾波器的幅頻特性

3 系統(tǒng)仿真及驗(yàn)證

本設(shè)計(jì)使用Xilinx ISE 11.4工具進(jìn)行編譯和綜合，為了驗(yàn)證設(shè)計(jì)的正確性，采用ChipScope Pro工具和Matlab工具對(duì)內(nèi)部信號(hào)進(jìn)行分析[10]。該設(shè)計(jì)實(shí)現(xiàn)的數(shù)字下變頻器的具體處理流程為：設(shè)置抽取率為6×6×4，輸入的355 MHz中頻信號(hào)經(jīng)過(guò)A/D轉(zhuǎn)換器以50 MHz采樣速率帶通采樣后轉(zhuǎn)換為數(shù)字信號(hào)送到FPGA中；控制模塊NCO參數(shù)使其產(chǎn)生頻率為5.05 MHz的正交信號(hào)與采樣信號(hào)進(jìn)行混頻；混頻后得到頻率為50 kHz的I，Q信號(hào)；I，Q信號(hào)的采樣速率為50 MHz，通過(guò)6倍抽取的2級(jí)CIC濾波器和6倍抽取的4級(jí)CIC濾波器得到1.389 MHz采樣速率的信號(hào)，再通過(guò)4倍抽取的FIR濾波器輸出347 kHz低采樣速率的信號(hào)供后級(jí)的DSP進(jìn)行處理。使用ChipScope Pro工具對(duì)FIR模塊輸出的I，Q數(shù)據(jù)進(jìn)行采集，波形如圖5所示。

圖4 抽10FIR濾波器的幅頻特性

圖5 I，Q數(shù)據(jù)波形（FIR模塊輸出）

把采集I，Q數(shù)據(jù)組成為復(fù)數(shù)數(shù)據(jù)輸出送到Matlab工具里進(jìn)行FFT分析，頻譜圖如圖6所示。

4 結(jié) 論

通過(guò)測(cè)試，采用FPGA設(shè)計(jì)的數(shù)字下變頻器代替專用的數(shù)字下變頻芯片能夠很好地實(shí)現(xiàn)不同抽取率下的下變頻功能，滿足數(shù)字中頻接收機(jī)的設(shè)計(jì)要求。通過(guò)使用FPGA實(shí)現(xiàn)數(shù)字下變頻功能可以根據(jù)不同的系統(tǒng)要求，采用不同的結(jié)構(gòu)完成相應(yīng)的功能，具有很大的靈活性，便于進(jìn)行系統(tǒng)的功能擴(kuò)充和升級(jí)，具有較高的應(yīng)用價(jià)值。

圖6 I，Q數(shù)據(jù)頻譜（FIR模塊輸出）

參考文獻(xiàn)

[1] 陳東坡.數(shù)字下變頻電路的FPGA實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2010.

[2] 齊青茂，王巖建，張華沖.中頻采樣全數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線電通信技術(shù)，2012，38（4）：77?80.

[3] 李青鵬，高凱，路軍.數(shù)字通道芯片AD6620的原理及應(yīng)用[J].國(guó)外電子元器件，2002（10）：52?54.

[4] 徐小明，蔡燦輝.基于FPGA的數(shù)字下變頻（DDC）設(shè)計(jì)[J].通信技術(shù)，2011，44（10）：19?21.

[5] 田耘，徐文波，張延偉.無(wú)線通信的FPGA設(shè)計(jì)[M].北京：電子工業(yè)出版社，2008.

[6] 姚詹圖.基于FPGA的伺服控制器[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2010.

[7] 金燕，李松，馮曉東.FPGA中CIC抽取濾波器增益校正的實(shí)現(xiàn)[J].電視技術(shù)，2013，37（7）：57?59.

[8] 史磊.軟件無(wú)線電接收機(jī)中數(shù)字下變頻器設(shè)計(jì)與實(shí)現(xiàn)[D].成都：電子科技大學(xué)，2009.

[9] 劉東華.Xilinx系列FPGA芯片IP核詳解[M].北京：電子工業(yè)出版社，2013.

[10] 李輝，岳田.在FPGA設(shè)計(jì)中ChipScope與Matlab的應(yīng)用[J].無(wú)線電工程，2010，40（1）：62?64.

2.2 CIC濾波器模塊的FPGA設(shè)計(jì)

CIC濾波器是無(wú)線通信中的常用模塊，一般用于數(shù)字下變頻和數(shù)字上變頻系統(tǒng)。CIC濾波器的結(jié)構(gòu)簡(jiǎn)單，沒(méi)有乘法器，只有加法器、積分器和寄存器，適合工作在高采樣率。CIC濾波器包括兩個(gè)基本組成部分：積分部分和梳狀部分[5]。

本設(shè)計(jì)采用2級(jí)級(jí)聯(lián)CIC濾波器實(shí)現(xiàn)第一級(jí)信號(hào)的濾波、抽取工作，4級(jí)級(jí)聯(lián)CIC濾波器實(shí)現(xiàn)第二級(jí)信號(hào)的濾波、抽取工作。對(duì)CIC濾波器進(jìn)行模塊化設(shè)計(jì)，混頻后的I、Q路信號(hào)分別調(diào)用CIC濾波器模塊進(jìn)行處理，其FPGA內(nèi)部實(shí)現(xiàn)框圖如圖2所示。

圖2 CIC濾波器模塊FPGA內(nèi)部實(shí)現(xiàn)框圖

DSP48A1核包含一個(gè)48位加法器/減法器/累加器[6]，因此通過(guò)調(diào)用IP核和配置寄存器延遲，使用DSP48A1核來(lái)實(shí)現(xiàn)積分器和疏狀濾波器。由于CIC濾波器內(nèi)部存在積分器，這將造成內(nèi)部寄存器位數(shù)的增長(zhǎng)。這個(gè)位數(shù)增長(zhǎng)由級(jí)數(shù)[N，]抽取因子[D]和延遲因子[M]決定，所以在用FPGA實(shí)現(xiàn)CIC濾波器時(shí)，每一級(jí)都必須保留足夠的運(yùn)算精度，否則就有可能造成溢出錯(cuò)誤。如果輸入數(shù)據(jù)的位數(shù)為[B]位，那么可由下式求出輸出數(shù)據(jù)的位數(shù)[7][BMAX：]

[BMAX=Nlog2DM+B]

DSP48A1核支持48位加法、減法，在實(shí)際設(shè)計(jì)中，每一級(jí)積分器和梳狀濾波器的位數(shù)都采用48位來(lái)做運(yùn)算，在不需要多消耗資源的情況下最大程度提高了運(yùn)算精度。程序中的運(yùn)算采用二進(jìn)制補(bǔ)碼格式進(jìn)行，在運(yùn)算過(guò)程中采用移位處理模塊要對(duì)數(shù)據(jù)進(jìn)行移位處理，保證在最大抽取因子下，后面的運(yùn)算處理不溢出。

2.3 FIR濾波器模塊的FPGA設(shè)計(jì)

數(shù)字下變頻器的最后一級(jí)是FIR濾波器，F(xiàn)IR濾波器主要完成信號(hào)的整形濾波功能，同時(shí)完成最后一級(jí)的抽取。由于進(jìn)入到 FIR 濾波器的數(shù)據(jù)速率已經(jīng)相對(duì)較低，因此在這種情況下可以較容易地實(shí)現(xiàn)較高階的FIR濾波器，從而使得濾波器的通帶帶寬、通帶紋波、阻帶衰減和過(guò)渡帶帶寬等都能夠達(dá)到較好的指標(biāo)[8]。

在本設(shè)計(jì)中采用FIR Compiler核來(lái)實(shí)現(xiàn)FIR濾波器模塊[9]。設(shè)計(jì)了2個(gè)FIR濾波器來(lái)實(shí)現(xiàn)最后一級(jí)抽取功能，分別為抽4FIR濾波器和抽10FIR濾波器。通過(guò)控制模塊根據(jù)抽取因子控制這2個(gè)濾波器數(shù)據(jù)的輸入輸出和工作使能，其幅頻特性如圖3，圖4所示。

圖3 抽4FIR濾波器的幅頻特性

3 系統(tǒng)仿真及驗(yàn)證

本設(shè)計(jì)使用Xilinx ISE 11.4工具進(jìn)行編譯和綜合，為了驗(yàn)證設(shè)計(jì)的正確性，采用ChipScope Pro工具和Matlab工具對(duì)內(nèi)部信號(hào)進(jìn)行分析[10]。該設(shè)計(jì)實(shí)現(xiàn)的數(shù)字下變頻器的具體處理流程為：設(shè)置抽取率為6×6×4，輸入的355 MHz中頻信號(hào)經(jīng)過(guò)A/D轉(zhuǎn)換器以50 MHz采樣速率帶通采樣后轉(zhuǎn)換為數(shù)字信號(hào)送到FPGA中；控制模塊NCO參數(shù)使其產(chǎn)生頻率為5.05 MHz的正交信號(hào)與采樣信號(hào)進(jìn)行混頻；混頻后得到頻率為50 kHz的I，Q信號(hào)；I，Q信號(hào)的采樣速率為50 MHz，通過(guò)6倍抽取的2級(jí)CIC濾波器和6倍抽取的4級(jí)CIC濾波器得到1.389 MHz采樣速率的信號(hào)，再通過(guò)4倍抽取的FIR濾波器輸出347 kHz低采樣速率的信號(hào)供后級(jí)的DSP進(jìn)行處理。使用ChipScope Pro工具對(duì)FIR模塊輸出的I，Q數(shù)據(jù)進(jìn)行采集，波形如圖5所示。

圖4 抽10FIR濾波器的幅頻特性

圖5 I，Q數(shù)據(jù)波形（FIR模塊輸出）

把采集I，Q數(shù)據(jù)組成為復(fù)數(shù)數(shù)據(jù)輸出送到Matlab工具里進(jìn)行FFT分析，頻譜圖如圖6所示。

4 結(jié) 論

通過(guò)測(cè)試，采用FPGA設(shè)計(jì)的數(shù)字下變頻器代替專用的數(shù)字下變頻芯片能夠很好地實(shí)現(xiàn)不同抽取率下的下變頻功能，滿足數(shù)字中頻接收機(jī)的設(shè)計(jì)要求。通過(guò)使用FPGA實(shí)現(xiàn)數(shù)字下變頻功能可以根據(jù)不同的系統(tǒng)要求，采用不同的結(jié)構(gòu)完成相應(yīng)的功能，具有很大的靈活性，便于進(jìn)行系統(tǒng)的功能擴(kuò)充和升級(jí)，具有較高的應(yīng)用價(jià)值。

圖6 I，Q數(shù)據(jù)頻譜（FIR模塊輸出）

參考文獻(xiàn)

[1] 陳東坡.數(shù)字下變頻電路的FPGA實(shí)現(xiàn)[D].西安：西安電子科技大學(xué)，2010.

[2] 齊青茂，王巖建，張華沖.中頻采樣全數(shù)字接收機(jī)的設(shè)計(jì)與實(shí)現(xiàn)[J].無(wú)線電通信技術(shù)，2012，38（4）：77?80.

[3] 李青鵬，高凱，路軍.數(shù)字通道芯片AD6620的原理及應(yīng)用[J].國(guó)外電子元器件，2002（10）：52?54.

[4] 徐小明，蔡燦輝.基于FPGA的數(shù)字下變頻（DDC）設(shè)計(jì)[J].通信技術(shù)，2011，44（10）：19?21.

[5] 田耘，徐文波，張延偉.無(wú)線通信的FPGA設(shè)計(jì)[M].北京：電子工業(yè)出版社，2008.

[6] 姚詹圖.基于FPGA的伺服控制器[D].哈爾濱：哈爾濱工業(yè)大學(xué)，2010.

[7] 金燕，李松，馮曉東.FPGA中CIC抽取濾波器增益校正的實(shí)現(xiàn)[J].電視技術(shù)，2013，37（7）：57?59.

[8] 史磊.軟件無(wú)線電接收機(jī)中數(shù)字下變頻器設(shè)計(jì)與實(shí)現(xiàn)[D].成都：電子科技大學(xué)，2009.

[9] 劉東華.Xilinx系列FPGA芯片IP核詳解[M].北京：電子工業(yè)出版社，2013.

[10] 李輝，岳田.在FPGA設(shè)計(jì)中ChipScope與Matlab的應(yīng)用[J].無(wú)線電工程，2010，40（1）：62?64.