星載多體制調(diào)制高速數(shù)字成形濾波器設(shè)計

史江博， 周建華， 鄭 戈

星載多體制調(diào)制高速數(shù)字成形濾波器設(shè)計

史江博， 周建華， 鄭 戈

(北京遙測技術(shù)研究所 北京 100076)

衛(wèi)星通信信道是典型的功率和頻帶受限信道，為了提高頻帶利用率，降低碼間干擾，在衛(wèi)星高速數(shù)據(jù)傳輸中，需對衛(wèi)星發(fā)射信號進行成形濾波處理。針對星載高碼率數(shù)據(jù)傳輸，提出一種基于多路并行運算的高速數(shù)字成形濾波算法，降低了成形濾波的工作頻率，解決了高速數(shù)字成形濾波器難以實現(xiàn)的問題，同時實現(xiàn)了多體制調(diào)制信號的成形濾波。仿真及驗證結(jié)果表明，算法可行，可應(yīng)用于星載高碼率多體制調(diào)制信號的成形濾波。

數(shù)字成形濾波； 多路并行算法； 多體制調(diào)制

引 言

隨著對地觀測衛(wèi)星、通信衛(wèi)星、中繼衛(wèi)星等航天技術(shù)的不斷發(fā)展，衛(wèi)星所獲取的數(shù)據(jù)量突飛猛進，而星上數(shù)據(jù)存儲能力受到體積、重量、功耗等方面的限制不可能無限制增加，這就需要及時可靠地將衛(wèi)星所獲得的數(shù)據(jù)傳輸至地面。在中繼衛(wèi)星通信系統(tǒng)及衛(wèi)星對地數(shù)傳系統(tǒng)中，下行鏈路數(shù)據(jù)傳輸達每秒幾百兆比特甚至達到每秒吉比特量級。高速數(shù)據(jù)的調(diào)制解調(diào)成為中繼衛(wèi)星通信系統(tǒng)的關(guān)鍵問題之一。

衛(wèi)星通信信道是功率和頻帶受限信道，同時也是非線性的恒參信道。在衛(wèi)星通信中，要在盡量窄的頻帶內(nèi)，使信息的傳輸速率最大，同時盡可能地減小能量的消耗，降低誤碼率，改善信噪比性能。為了提高頻譜利用率，除了采用一些高效的數(shù)字調(diào)制技術(shù)、正交極化技術(shù)外，還廣泛采用成形濾波技術(shù)，對發(fā)射信號進行處理，使其在消除碼間干擾和實現(xiàn)最佳檢測的前提下，壓縮信號頻帶，從而提高頻譜利用率。早期的成形濾波采用模擬濾波器實現(xiàn)[1]，但模擬成形濾波器制作和調(diào)整較為復(fù)雜，體積不易縮小，相比之下數(shù)字成形濾波器具有高精度、高可靠性和高靈活性的優(yōu)點，同時還具有便于大規(guī)模集成、易于實現(xiàn)線性相位等特點[2]，因此數(shù)字成形濾波技術(shù)在全數(shù)字調(diào)制解調(diào)中得到越來越多的應(yīng)用。

數(shù)字成形濾波器的實現(xiàn)方法有卷積濾波法[3]和查表濾波法[4～7]。卷積濾波法是根據(jù)輸入的數(shù)據(jù)序列，通過卷積法或變換域法實時計算出對應(yīng)的輸出序列，這需要大量的乘法器和加法器，運算量較大。查表濾波法是預(yù)先將成形后可能的基帶波形樣本值存儲起來，根據(jù)輸入數(shù)據(jù)，從存儲器中尋找相應(yīng)的波形數(shù)據(jù)并輸出，該方法實現(xiàn)簡單，適合FPGA實現(xiàn)。文獻[5]采用多相一步查找表法，使用二進制編碼作為子濾波器統(tǒng)一尋址地址，一步查表直接將濾波器的卷積結(jié)果輸出，實現(xiàn)了800Mb/s的16QAM高速數(shù)字成形濾波器設(shè)計和實現(xiàn)。由于是一步查找，查找表地址位數(shù)較多，查找表較大，比較耗費資源。文獻[6]采用多相分布式算法(DA)結(jié)構(gòu)，通過將各輸入數(shù)據(jù)產(chǎn)生的部分積預(yù)先相加形成相應(yīng)部分積，然后再對各部分積進行累加形成最終結(jié)果，實現(xiàn)了600Mb/s的TCM-8PSK高速數(shù)字成形濾波器的設(shè)計和實現(xiàn)。但是當(dāng)數(shù)據(jù)速率進一步提高時，由于器件最高工作頻率的限制，濾波器將難以實現(xiàn)。

衛(wèi)星通信系統(tǒng)通常采用SQPSK/QPSK調(diào)制方式，且隨著航天技術(shù)的不斷進步，8PSK、16QAM等高階調(diào)制方式也逐漸應(yīng)用于衛(wèi)星高速數(shù)據(jù)傳輸[8]。本文通過算法改進，在資源利用率和提高速度之間進行合理取舍，實現(xiàn)了更高碼率的數(shù)字成形濾波器設(shè)計，打破了硬件對高速數(shù)字成形濾波器實現(xiàn)的限制，并在此基礎(chǔ)上實現(xiàn)了高碼率的多調(diào)制體制數(shù)字成形濾波器設(shè)計。

1 數(shù)字成形濾波器基本原理

圖1 基帶傳輸系統(tǒng)模型

基帶傳輸系統(tǒng)模型如圖1所示。根據(jù)奈奎斯特第一準則[9，10]提出的無失真?zhèn)鬏敆l件保證了脈沖序列在接收端采樣點處無碼間干擾?；鶐到y(tǒng)的整體傳輸特性應(yīng)滿足奈奎斯特第一準則。滿足奈奎斯特第一準則的脈沖形式有很多種，其中具有理想低通特性的脈沖頻帶利用率最高，但在物理上是無法實現(xiàn)的，且其時域響應(yīng)波形衰減幅度較大，容易出現(xiàn)嚴重的碼間干擾。而在實際通信系統(tǒng)中廣泛應(yīng)用的成形濾波器是升余弦濾波器。

按照最佳接收原理，發(fā)送端濾波器與接收端濾波器應(yīng)共軛匹配，因此在實際應(yīng)用中，發(fā)送端與接收端濾波器通常均設(shè)計為具有平方根升余弦特性的濾波器。平方根升余弦濾波器的頻域響應(yīng)和時域響應(yīng)表達式分別為：

式中，H(f)為升余弦濾波器的頻域響應(yīng)，hT(t)和hR(t)分別為發(fā)送端和接收端濾波器的時域響應(yīng)，T為符號間隔，α為滾降系數(shù)。發(fā)送端數(shù)字成形濾波器的設(shè)計應(yīng)滿足式(1)平方根升余弦特性。具體實現(xiàn)時，數(shù)字成形濾波器采用FIR濾波器。升余弦成形濾波器有如下幾個重要參數(shù)：滾降系數(shù)α、濾波器采樣頻率、濾波器有效截斷碼元長度等，這些參數(shù)的選擇對系統(tǒng)誤碼性能、硬件實現(xiàn)難易程度、運算速度等有直接影響。本文參數(shù)選擇通過Matlab仿真得到。

在衛(wèi)星高速數(shù)傳系統(tǒng)中，信息傳輸速率較高。由奈奎斯特采樣定理可知，信號采樣時，采樣頻率必須大于等于最大頻率的兩倍。但是在濾波器設(shè)計時，需要對時域波形的有效碼元進行截取，這就會造成頻譜擴展，易產(chǎn)生頻譜混疊。采樣率越高，頻譜產(chǎn)生的混疊就越小，但高采樣率對硬件要求較高，實現(xiàn)起來較為困難，需綜合考慮選取。濾波器為多倍采樣，采樣頻率很高，而在高采樣頻率下直接進行濾波運算，會由于硬件工作頻率的限制而變得難以實現(xiàn)。由數(shù)字信號處理[11]知識可知，M倍采樣下，濾波器相當(dāng)于M倍內(nèi)插結(jié)構(gòu)，在實現(xiàn)時可采用多相結(jié)構(gòu)，將濾波器變?yōu)镸個子濾波器[12]，這樣就可以降低數(shù)據(jù)的傳輸速率，便于硬件實現(xiàn)。濾波器多相結(jié)構(gòu)原理如圖2所示。

圖2 濾波器多相結(jié)構(gòu)原理

2 基于多路并行運算的高速數(shù)字成形濾波器設(shè)計

雖然數(shù)字成形濾波器在實現(xiàn)時可采用多相結(jié)構(gòu)進行降速處理，但當(dāng)衛(wèi)星的數(shù)據(jù)傳輸碼率進一步提高時，多相結(jié)構(gòu)的成形濾波器還是會因為FPGA的工作頻率或時鐘的限制而變得難以實現(xiàn)，此時需進一步降低濾波器的工作頻率，以適應(yīng)衛(wèi)星通信日益增長的高碼率需求。

數(shù)據(jù)在進行成形濾波時，一個時鐘周期內(nèi)完成一次濾波運算并將結(jié)果輸出。因此，可采用并行算法，在FPGA一個時鐘周期內(nèi)完成多次濾波運算，一次得出多個輸入數(shù)據(jù)的成形濾波運算結(jié)果，這樣就將單路運算變?yōu)槎嗦愤\算，降低了高速數(shù)據(jù)成形濾波時的工作頻率，有利于硬件FPGA實現(xiàn)且數(shù)據(jù)的運算速率得到極大的提高，可滿足更高速率的衛(wèi)星數(shù)據(jù)傳輸要求。以成形濾波兩路并行計算為例，濾波器輸入、輸出關(guān)系如式(3)所示。

其中，N為濾波器系數(shù)的個數(shù)，M為濾波器采樣倍數(shù)，yi，m為第i時刻第m+1個子濾波器的兩路輸出。每個時鐘周期內(nèi)同時完成兩路數(shù)據(jù)的成形濾波計算并同時輸出結(jié)果，在輸出端將兩路數(shù)據(jù)復(fù)合為一路高速數(shù)據(jù)輸出，再經(jīng)D/A轉(zhuǎn)化為模擬數(shù)據(jù)輸出處理。這里，D/A是具有數(shù)據(jù)復(fù)合轉(zhuǎn)換功能的高速器件。與單路運算相比，兩路并行運算在時鐘不變的情況下可將數(shù)據(jù)率提高一倍，大大地提高了數(shù)據(jù)的傳輸速率。并行路數(shù)越多，傳輸?shù)臄?shù)據(jù)率提高得也就越多?；趦陕凡⑿羞\算4相濾波器的硬件實現(xiàn)結(jié)構(gòu)如圖3所示。

圖3 基于兩路并行運算的成形濾波器的硬件結(jié)構(gòu)框圖

當(dāng)二進制數(shù)字信息進入傳輸系統(tǒng)后，首先進行串并轉(zhuǎn)換完成符號映射，形成I/Q兩路數(shù)據(jù)，單個子濾波器采用查找表實現(xiàn)。采用兩路并行運算后，若仍采用傳統(tǒng)的分布式查找表算法，則加法器數(shù)目會成倍增加，大大增加了器件的資源消耗。本文在分布式查找表算法的基礎(chǔ)上進行一些優(yōu)化，將濾波器乘法運算與流水線第一級加法運算組合起來用查找表實現(xiàn)，這樣可以大量減少加法器的使用，降低硬件資源的消耗。查找表的數(shù)據(jù)可通過Matlab計算得到?；趦陕凡⑿羞\算的8PSK調(diào)制成形濾波器子濾波器的實現(xiàn)原理如圖4所示，其中寄存器1～8和9～16分別為兩路并行運算的地址寄存器。由于每個查找表規(guī)模較小，因此采用時序邏輯電路實現(xiàn)，從而節(jié)省了IP核資源。本文將映射數(shù)據(jù)通過數(shù)據(jù)寄存器生成能夠?qū)崿F(xiàn)多路并行的查找表地址，相比文獻[5]，查找表地址大大減少，節(jié)省了較大的存儲空間。經(jīng)加法器輸出的數(shù)據(jù)為每個子濾波器同時經(jīng)過兩次或多次查找表結(jié)構(gòu)的數(shù)據(jù)輸出，在輸出端將每個子濾波器的兩路或多路數(shù)據(jù)復(fù)合為一路高速數(shù)據(jù)輸出，再對多相數(shù)據(jù)在FPGA外部完成多路復(fù)合輸出。

圖3和圖4構(gòu)成的成形濾波器在FPGA中共需744個SLICEs資源，占芯片XQR4VSX55 SLICEs總數(shù)24576的3%，比文獻[6]使用的788個SLICEs更加節(jié)省資源。該程序占用硬件資源非常少，而系統(tǒng)數(shù)據(jù)處理能力卻成倍增加，并且解決了因硬件工作頻率的限制造成的高速數(shù)字成形濾波器難以實現(xiàn)的問題，相比現(xiàn)有方法可極大地提高成形濾波器對更高數(shù)據(jù)率的運算能力。

圖4 基于兩路并行運算的8PSK調(diào)制成形濾波器子濾波器的實現(xiàn)原理

3 多體制調(diào)制下的數(shù)字成形濾波器設(shè)計

在衛(wèi)星高速數(shù)傳系統(tǒng)中，常采用QPSK/SQPSK調(diào)制體制來完成數(shù)據(jù)傳輸。隨著衛(wèi)星數(shù)傳速率的進一步提高，使用QPSK帶來的寬帶激增、傳輸效率低下等問題日益突出，為此高階的8PSK調(diào)制體制也逐步應(yīng)用于衛(wèi)星高速數(shù)傳系統(tǒng)。在實際應(yīng)用中，有時候會根據(jù)不同的數(shù)據(jù)速率采用不同的調(diào)制體制來完成衛(wèi)星數(shù)據(jù)的編碼傳輸。

高碼率數(shù)據(jù)進入FPGA后，根據(jù)調(diào)制體制選擇信號的不同，系統(tǒng)將選用不同的調(diào)制方式。在硬件實現(xiàn)時，利用圖3和圖4的成形濾波器結(jié)構(gòu)完成硬件設(shè)計，由于查找表采用時序邏輯電路實現(xiàn)，因此可將8PSK與QPSK的查找表進行合并，通過調(diào)制體制選擇信號選擇不同的輸出。

SQPSK成形濾波器設(shè)計與QPSK情況相同，只是SQPSK的Q路信號延遲I路信號半個碼元。傳統(tǒng)做法是將Q路數(shù)據(jù)利用DCM數(shù)字時鐘管理模塊的調(diào)相功能完成數(shù)據(jù)延遲，這種做法難以獲得足夠的精度且實現(xiàn)起來較為麻煩，特別是在數(shù)據(jù)率較高的時候。本文利用成形濾波器實現(xiàn)結(jié)構(gòu)與寄存器固有延遲來實現(xiàn)Q路數(shù)據(jù)延遲關(guān)系，且由于寄存器延遲精度較高，在輸出時將子濾波器輸出數(shù)據(jù)作適當(dāng)延遲即可完成I/Q數(shù)據(jù)相差半個碼元的要求，這樣便可完成SQPSK調(diào)制方式的成形濾波器設(shè)計，其實現(xiàn)原理如圖5所示。相比傳統(tǒng)方法，本文方法更易于實現(xiàn)，適合高速數(shù)據(jù)的成形濾波。

圖5 SQPSK調(diào)制的成形濾波器實現(xiàn)原理

4 仿真驗證

本文設(shè)計的數(shù)字成形濾波器參數(shù)為：滾降系數(shù)α為0.5，4倍采樣，成形濾波器系數(shù)通過Matlab計算得到。硬件仿真驗證采用兩路并行算法，通過ISE與ModelSim聯(lián)合建模仿真得到QPSK調(diào)制下的成形濾波器仿真波形，如圖6所示，圖中dindout_I和dindout_Q分別代表信號成形濾波前的I路和Q路波形，dout_I和dout_Q分別表示信號經(jīng)成形濾波后的I路和Q路波形。從圖6中可以看出，一個符號周期內(nèi)系統(tǒng)有四個樣點輸出，同時可以看到一個符號成形后波形信號有一定的延遲。這是由于濾波器本身及FPGA內(nèi)部的寄存器等延遲造成的。SQPSK調(diào)制波形仿真結(jié)果如圖7所示。從圖7中可以看出，成形后的Q路數(shù)據(jù)延遲I路數(shù)據(jù)兩個采樣周期，即半個碼元周期，完成了SQPSK的波形成形。

圖6 QPSK調(diào)制下的成形濾波器仿真結(jié)果

圖7 SQPSK調(diào)制下的成形濾波器仿真結(jié)果

圖8為1.5Gb/s數(shù)據(jù)率的8PSK調(diào)制方式在硬件平臺上的實測波形圖，圖9為測試的星座圖和頻譜圖。從圖8中可以看出，實測波形比較平滑，看不到明顯跳變，與仿真結(jié)果一致。濾波前頻譜主瓣帶寬為1GHz，成形濾波后其頻譜的主瓣帶寬為500MHz×(1+0.5)＝750MHz，頻帶利用率有所提高，且濾波后旁瓣得到了有效抑制，星座圖清晰、聚攏。硬件仿真及測試結(jié)果表明：多路并行查找算法可以在硬件中實現(xiàn)，能夠有效提高數(shù)據(jù)的運算速率，適合更高碼率下衛(wèi)星數(shù)據(jù)傳輸?shù)臄?shù)字成形濾波，同時也可以實現(xiàn)多調(diào)制體制下的數(shù)字成形濾波，適應(yīng)衛(wèi)星多體制多速率下的數(shù)據(jù)傳輸波形成形要求。

圖8 8PSK調(diào)制下的成形濾波實測波形圖

圖9 8PSK調(diào)制下成形濾波后信號實測星座和頻譜圖

5 結(jié)束語

數(shù)字成形濾波器在衛(wèi)星高速數(shù)據(jù)傳輸中的使用，能夠節(jié)省頻帶資源，降低碼間干擾，對于衛(wèi)星高速數(shù)據(jù)傳輸具有重要意義。本文提出的數(shù)字成形濾波高速并行算法，每個時鐘周期內(nèi)同時做多次濾波運算，降低了成形濾波器的工作頻率，提高了數(shù)據(jù)傳輸速率，打破了硬件對衛(wèi)星高速數(shù)字成形濾波器實現(xiàn)的限制，且節(jié)省了硬件資源，適合星載高速率的編碼調(diào)制波形成形要求。本文以兩路并行查找運算為例，通過對QPSK、SQPSK、8PSK多體制下成形濾波器的硬件仿真及測試，驗證了算法的可行性，該算法能夠達到成形濾波降速的目的，極大地提高了衛(wèi)星的數(shù)傳速率，并能滿足衛(wèi)星數(shù)據(jù)傳輸多體制多速率的傳輸要求，可應(yīng)用于星載高碼率多體制調(diào)制成形濾波器的設(shè)計實現(xiàn)。

[1] Dlklemba J J.Poles-zero Approximations for the Raised Cosine filter Family[J].Comsat Technical Review，1987，17 (1)：18～25.

[2] 季 偉，周學(xué)軍，林海濤，竇高奇.基帶成形濾波器設(shè)計與實現(xiàn)[J].艦船電子工程，2012，32(2)：131～133.

[3] 楊貞斌，鄔江興.一種數(shù)字化基帶成形實現(xiàn)新方法：基于碼元間隔的定長滑動窗算法[J].通信學(xué)報，1999，20 (6)：40～44.

[4] King Myung-Soon，Chung Jin-Gyun.Look-up Table-based Pulse-shaping Filter[J].Electronics Letters，2000，36 (17)：1505～1507.

[5] Hu Junjie，Cheng Xin，Xiong Weiming，Chen Xiaomin.Design and Implementation of 800Mbps 16-QAM Pulse Shaping Filter in the Satellite High Speed Transmission[C].International Conference on Space Information Technology，2009，7651：1～5.

[6] 李愛紅，肖山竹，張 琛，張爾揚.高速成形濾波器的設(shè)計實現(xiàn)[J].電路與系統(tǒng)學(xué)報，2006，11(5)：90～93.

[7] 趙林軍.根升余弦脈沖成形濾波器FPGA實現(xiàn)[J].現(xiàn)代電子技術(shù)，2011，34(1)：23～25.

[8] 張 倩.衛(wèi)星高速數(shù)傳系統(tǒng)中調(diào)制方式的發(fā)展動態(tài)[J].空間電子技術(shù)，2002，(3)：28～31.

[9] 周炯槃，龐沁華，續(xù)大我，吳偉陵，楊鴻文.通信原理[M].(第3版)，北京：北京郵電大學(xué)出版社，2008.

[10] 樊昌信，曹麗娜.通信原理[M].(第六版)，北京：國防工業(yè)出版社，2006.

[11] Diniz P SR，Silva E A B，Netto SL(著).門愛東，楊 波，全子一(譯).數(shù)字信號處理系統(tǒng)分析與設(shè)計[M].北京：電子工業(yè)出版社，2004.

[12] 李增紅，何攀峰，時 慧.多相濾波在脈沖成形中的應(yīng)用[J].儀器儀表學(xué)報，2010，31(8)：330～332.

Design of Spaceborne High-speed Digital Shaping Filter for M ulti-modulation Signals

Shi Jiangbo， Zhou Jianhua， Zheng Ge

The satellite communication channel is a channel typically limited by power and frequency band.In order to increase the frequency band utilization and depress the inter-symbol interference in the high-speed data transmission of satellite，the emission signal of satellite needs to be processed by the shaping filter.A multi-way parallel algorithm for the high-speed digital shaping filter aiming at the high bit-rate data transmission of satellite is proposed in this paper to depress the operating frequency and solve the problem thathigh-speed digital shaping filter is difficult to achieve，also it implements the digital shaping filtering ofmultimodulation signals.The simulation result shows that the algorithm is feasible and it can be applied to spaceborne high-speed digital shaping filtering ofmulti-modulation signals.

Digital shaping filtering； Multi-way parallel algorithm； Multi-modulation

TN927.22

A

CN11-1780(2014)05-0061-06

史江博 1988年生，在讀研究生，主要研究方向為空間信息傳輸技術(shù)。

2013-11-26 收修改稿日期：2014-01-23

周建華 1966年生，碩士，研究員，主要研究方向為衛(wèi)星通信技術(shù)。

鄭 戈 1976年生，碩士，研究員，主要研究方向為衛(wèi)星中繼傳輸技術(shù)。