基于AD9854的中頻信號(hào)正交解調(diào)設(shè)計(jì)

孫慧玲，陳寶錠，陳華寶，李清波

（淮陰師范學(xué)院，江蘇 淮安 223300）

基于AD9854的中頻信號(hào)正交解調(diào)設(shè)計(jì)

孫慧玲，陳寶錠，陳華寶，李清波

（淮陰師范學(xué)院，江蘇 淮安 223300）

本文提出了一種中頻信號(hào)解調(diào)的實(shí)現(xiàn)方案.設(shè)計(jì)采用FPGA為核心，控制AD9854產(chǎn)生1-70MHz信號(hào)，通過(guò)AD603為單元的程控衰減電路，調(diào)整幅度，為中頻信號(hào)正交解調(diào)提供兩路正交信號(hào).并且可以基于FPGA芯片通過(guò)VHDL設(shè)計(jì)科斯塔斯（costas）鎖相環(huán)對(duì)信號(hào)進(jìn)行載波跟蹤.

正交解調(diào)；直接數(shù)字合成(DDS)；數(shù)控振蕩器(NCO)；載波同步

1 引言

寬帶雷達(dá)的發(fā)射信號(hào)相對(duì)帶寬一般在1%到25%之間，一些先進(jìn)的高分辨率成像雷達(dá)更要求發(fā)射信號(hào)相對(duì)帶寬大于10%.寬帶雷達(dá)必須采用寬帶發(fā)射信號(hào)和相應(yīng)的信號(hào)處理技術(shù).正交解調(diào)和脈沖壓縮處理仍然是寬帶雷達(dá)各種信號(hào)處理時(shí)的首要環(huán)節(jié)，以及通過(guò)進(jìn)一步處理與變換而獲取目標(biāo)的有關(guān)特征，并對(duì)目標(biāo)進(jìn)行識(shí)別或分類的處理基礎(chǔ).寬帶雷達(dá)的直接解調(diào)沿用了窄帶雷達(dá)直接解調(diào)的處理流程，屬于經(jīng)典的正交解調(diào)技術(shù).當(dāng)前,中頻正交解調(diào)法應(yīng)用廣泛.理論上,任何調(diào)制方式的中頻信號(hào)均可使用正交解調(diào),依據(jù)調(diào)制方式的不同恢復(fù)原信號(hào).輸入的中頻信號(hào)通過(guò)模擬乘法器分別和兩路正交的中頻載波信號(hào)相乘實(shí)現(xiàn)輸入信號(hào)在頻域的搬移,然后通過(guò)模擬低通濾波器得到I(inphase,同相)和Q(quadrature,正交)兩路基帶信號(hào),從而實(shí)現(xiàn)信號(hào)的下變頻搬移和得到兩路正交信號(hào).

2 正交解調(diào)的原理

本文在模擬域?qū)χ蓄l信號(hào)利用正交基帶變換原理進(jìn)行正交解調(diào)，其目的是去掉調(diào)制信號(hào)中的載頻，將信號(hào)變到零中頻(基帶).中頻信號(hào)通過(guò)帶通濾波器后分成兩路信號(hào)分別進(jìn)行處理.本振信號(hào)也分成兩路，對(duì)其中一路進(jìn)行90度相移，得到與另一路正交的信號(hào).這兩路本振信號(hào)分別與兩路中頻信號(hào)進(jìn)行運(yùn)算，得到兩路正交的信號(hào)，即I路和Q路信號(hào)，緊接著對(duì)這兩路正交信號(hào)進(jìn)行A/D轉(zhuǎn)換，得到數(shù)字域的I/Q信號(hào)，再根據(jù)具體的調(diào)制信息進(jìn)行相應(yīng)的解調(diào)，得到所需的基帶信號(hào).本文實(shí)現(xiàn)正交解調(diào)的模型如圖1所示[1].

圖1 正交解調(diào)實(shí)現(xiàn)模型

一個(gè)載頻的實(shí)調(diào)制信號(hào)可以表示為：

上式的復(fù)信號(hào)變換式為：

其中a(t)為信號(hào)的幅度，ωc為載波的角頻率，? (t)為初始相位.

正交解調(diào)后的得到的基帶信號(hào)為：

其中XI(t)=a(t)cos(?(t)),XQ(t)=a(t)sin(?(t)).分別為基帶信號(hào)中的同相和正交兩個(gè)分量，根據(jù)XI(n)、XQ(t)，通過(guò)A/D采樣轉(zhuǎn)換為數(shù)字信號(hào)XI(n)、XQ(n)，就可以對(duì)各種調(diào)制樣式進(jìn)行解調(diào).調(diào)幅(AM)解調(diào):(n)，調(diào)相(PM)解調(diào):arctan，調(diào)頻(FM)解調(diào)：?(n)-?(n-1)=f(n).

3 正交解調(diào)系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

實(shí)現(xiàn)正交解調(diào)對(duì)本振信號(hào)的產(chǎn)生有兩方面的要求：首先要求本振和信號(hào)載波同頻同相，否則正交解調(diào)后的信號(hào)會(huì)產(chǎn)生頻差和相差，不利于信號(hào)恢復(fù)；其次要求兩個(gè)本振信號(hào)cos(ωct)和sin(ωct)完全正交，否則由I、Q兩路信號(hào)恢復(fù)原信號(hào)時(shí)會(huì)產(chǎn)生虛假信號(hào).本文利用科斯塔斯（costas）鎖相環(huán)對(duì)信號(hào)進(jìn)行載波跟蹤，消除正交解調(diào)后的信號(hào)產(chǎn)生的頻差和相差；本文利用FPGA控制AD9854芯片，同時(shí)產(chǎn)生兩路正交信號(hào).

3.1 DDS技術(shù)

DDS技術(shù)是根據(jù)奈奎斯特采樣定律，在時(shí)鐘頻率即采樣頻率不變的情況下，通過(guò)改變相位累加器的頻率控制字來(lái)改變相位增量.相位增量不同，一個(gè)正弦周期內(nèi)的采樣點(diǎn)數(shù)不同.通過(guò)相位的改變來(lái)實(shí)現(xiàn)頻率的改變，輸出頻率計(jì)算公式為f=ΔP/(2π× Δt)=(ΔP×fCLK)/2π.其中ΔP為相位變化，ω為角頻率，Δt為時(shí)鐘周期，fCLK為時(shí)鐘頻率.由于N位相位累加器對(duì)2π進(jìn)行量化，得f=(WFC×fCLK)/2N，其中WFC為頻率控制字，取值為0～2N-1.

3.2 AD9854

AD9854有五種工作模式.分別為Single-Tone (Mode000)、FSK(Mode001)、RampedFSK(Mode 010)、Chirp(Mode011)和BPSK(Mode100)，模式選擇可在控制寄存器里進(jìn)行修改.對(duì)0X1F[7:0]中的1-3位進(jìn)行合理賦值[2].

AD9854片內(nèi)有PLL可實(shí)現(xiàn)對(duì)參考頻率4～20倍頻，倍頻后工作頻率高達(dá)300MHz.當(dāng)工作頻率為300MHz時(shí)，頻率分辨率為1×10-6Hz，頻率轉(zhuǎn)換時(shí)間最小值為6-7ns.本文使用40MHz有源晶振輸入，對(duì)寄存器地址0X1E賦值0x04，PLL小于200MHz，不旁路PLL，4倍頻，系統(tǒng)頻率高達(dá)160MHz.

雙頻率控制字，字長(zhǎng)48位；WFC=(f×2N)/fCLK=f× 248/(1.6×108).算出來(lái)的頻率控制字轉(zhuǎn)為2進(jìn)制.對(duì)寄存器地址0X0A－0X0F賦值，0X0F為最低八位控制字.

雙相位控制字，字長(zhǎng)14位.第一相位控制字的寄存器地址0X00、0X01，第二相位控制字的寄存器地址0X02、0X03，其中0X01、0X03為低七位控制字.為了實(shí)現(xiàn)輸出兩路正交信號(hào)，即相位相差90度.將0X00、0X01、0X03賦值為0X00，0X02賦值為0X10.

2個(gè)最大300MSPS的高速12位DAC(digital—analoyconverter)，可以輸出I路和Q路正交信號(hào)，可以方便應(yīng)用于調(diào)制和解調(diào)系統(tǒng)中.2個(gè)DAC都是差分電流型輸出，輸出幅度值由56管腳RSET電阻決定，最大輸出20mA，都可以實(shí)現(xiàn)頻率、幅度和相位的獨(dú)立控制.

3.3 AD603

AD603是美國(guó)ADI公司的專利產(chǎn)品，是一種具有程控增益調(diào)整功能的芯片.它是一個(gè)低噪、帶寬可達(dá)90MHz增益可調(diào)的集成運(yùn)放，由于要輸出1MHz-70MHz正交信號(hào)，可將AD603DE5腳和7腳短接，通過(guò)FPGA控制VG在-0.5V～0.5V變化，實(shí)現(xiàn)-10dB～30dB增益.

3.4 數(shù)字costas鎖相環(huán)

正交解調(diào)時(shí)，接收端需要提供一個(gè)與發(fā)射端調(diào)制載波同頻同相的相干載波，這個(gè)相干載波的獲取就稱為載波提取或載波同步.為了適應(yīng)多種調(diào)制方式，本文基于FPGA上VHDL采用設(shè)計(jì)鎖相環(huán)路,具有設(shè)計(jì)靈活、修改方便和易于實(shí)現(xiàn)的優(yōu)點(diǎn).它的跟蹤頻率帶寬可以更改,這樣就能根據(jù)不同的情況最大限度地、靈活地設(shè)計(jì)環(huán)路.costas環(huán)主要由數(shù)控振蕩器、低通濾波器、鑒相器及環(huán)路濾波器組成.輸入的信號(hào)與I、Q兩路基帶信號(hào)相乘，經(jīng)過(guò)低通濾波器后，高頻分量被濾除.經(jīng)過(guò)乘法鑒相器即得瞬時(shí)相位誤差信號(hào)，通過(guò)環(huán)路濾波器.環(huán)路濾波器的截止頻率很低，只允許近似直流的信號(hào)通過(guò)，相位誤差信號(hào)盡可能小，誤差信號(hào)控制vco輸出頻率和相位使其和輸入載波的頻率相位一致,進(jìn)行載波跟蹤[3、4].

4 結(jié)束語(yǔ)

本文對(duì)一種中頻信號(hào)解調(diào)的實(shí)現(xiàn)方案進(jìn)行了研究.設(shè)計(jì)采用FPGA為核心，控制AD9854產(chǎn)生I/Q解調(diào)信號(hào)，通過(guò)AD603為單元的程控衰減電路，調(diào)整幅度，通過(guò)模擬乘法器相乘實(shí)現(xiàn)輸入信號(hào)在頻域的搬移.并且利用科斯塔斯（costas）鎖相環(huán)對(duì)AD采樣得到的數(shù)字信號(hào)進(jìn)行載波跟蹤，消除正交解調(diào)后的信號(hào)產(chǎn)生的頻差和相差.

〔1〕葉金來(lái),黃潔,江樺.中頻信號(hào)正交解調(diào)原理與實(shí)現(xiàn)[J].福建工程學(xué)院學(xué)報(bào)，2004,2(2):172-175.

〔2〕陶益,凡唐慧,強(qiáng)黃勛.基于AD9854的信號(hào)發(fā)生器設(shè)計(jì)[J].微計(jì)算機(jī)信息，2006,22(5):241-243.

〔3〕李波,李玉柏，彭啟琮.在FPGA中用costas環(huán)實(shí)現(xiàn)載波同步和數(shù)字下變頻 [J].信息通信，2006（2）:22-25.

〔4〕蘇洲，馮全源，俞衛(wèi)中.基于FPGA的全數(shù)字Costas環(huán)的設(shè)計(jì)與實(shí)現(xiàn)[J].微電子學(xué)與計(jì)算機(jī)，2013，30(7)：72-77.

TN763

A

1673-260X（2014）03-0068-02

淮安市科技支撐計(jì)劃項(xiàng)目（HAG2010068）；江蘇省高等學(xué)校大學(xué)生創(chuàng)新創(chuàng)業(yè)訓(xùn)練計(jì)劃（201310323009Z）