以PT6964芯片作為顯示驅動的EFT抗干擾措施

廖炎光

摘 要：主要介紹了單片機與PT6964LED顯示驅動芯片在應用中的幾種抗干擾措施。

關鍵詞：電磁兼容；EFT；單片機；干擾信號

中圖分類號：TN11+1 文獻標識碼：A 文章編號：2095-6835（2014）07-0005-02

1 PT6964芯片介紹

PT6964 是一種帶鍵盤掃描接口的LED（發(fā)光二極管顯示器）驅動控制專用電路，內部集成有MCU 數字接口、數據鎖存器、LED 高壓驅動、鍵盤掃描等電路，它被廣泛應用于各種家電產品的顯示屏上。

2 EMC及EFT概念

電磁兼容（EMC）是指電子、電氣系統(tǒng)/設備和裝置在預定的電磁環(huán)境和設定的安全界限內，在設計的性能水平工作時不會因為電磁干擾而引起不可接受的功能降級。

電磁兼容所說的EFT（電快速瞬變脈沖群，如圖1）是由切換感性負載而產生，干擾脈沖是斷續(xù)性的，一般具有較高的干擾電壓、較快速的脈沖上升時間和較寬的頻譜范圍。

3 EFT干擾導致設備失效的機理

根據國外學者對脈沖群干擾造成設備失效的機理研究可知，單個脈沖的能量較小，不會引發(fā)設備故障。但是，脈沖群干擾信號會對設備線路的結電容充電，當上面的能量積累到一定程度后，可能會引起線路（乃至系統(tǒng)）的誤動作。因此，線路出錯是有時間過程的，而且具有一定的偶然性（不能保證間隔多長時間線路一定出錯，特別是當試驗電壓達到臨界點附近時）。

受EFT干擾，可按以下測試結果對LED顯示屏進行判斷：①2 kV測試，顯示屏顯示正常，沒有任何異常，判定為合格；②2 kV測試，顯示屏有閃爍或死機現(xiàn)象，判定為不合格；③3 kV測試，顯示屏有輕微閃爍現(xiàn)象，雖然會發(fā)生死機的現(xiàn)象，但能自動復位，判定為合格；④3 kV測試，顯示屏死機不能自動復位，判定為不合格。

要注意的是：不同的公司對產品有不同的判定規(guī)則和測試等級，以上為其中一個判定例子。

4 解決EFT抗干擾問題的方法

4.1 增強電源輸入抗干擾能力

根據ETT測試標準提供的實驗設置圖可知，EFT干擾實際上是共模干擾，由此在解決電源輸入端的EFT干擾可采取加共模電感和Y電容的方式進行處理，這樣可以在源頭有效地將干擾濾除。

4.2 優(yōu)化印制線路板的布線

對優(yōu)化線路板的布板設計，在很多文章中都有闡述，比如合理調整元件布局，縮短布線長度；加大布線間隙，減少線之間的干擾；合理分布復位線、時鐘線、地線、電源線和信號線的放置等，本文就不再重復敘述了。在實際布板中，除了要遵循以上布板方法外，結合本文關于PT6964 LED顯示芯片的實際應用例子，以下布板方法可以有效解決EFT干擾問題：①芯片電源PIN21對地之間接104瓷片電容，可有效防止電源干擾信號進入芯片，并且104電容必須盡可能靠近芯片電源VDD.②修改PIN1下拉振蕩電阻，使芯片振蕩頻率與串行數據信號的最高頻率匹配。③芯片串行信號（DATA，CLK，STB）需要提供+5 V的上拉電阻，用于提供串行信號驅動電流。如果上拉電阻太大，會降低串行信號的抗干擾能力，采用1～5 K的上拉電阻比較合適，具體方案在實際測試中確定。④芯片串行端口對地并上一個0.001 uF（101）瓷片電容，可以有效濾除EFT干擾從上拉電阻導入或空間輻射進入端口。具體實施時，101電容的接地點需要注意：在圖2布線中，101電容C1，C2，C3接地經左邊大環(huán)路接地與單片機部分的接地點；實際2 kV/EFT測試時，LED顯示屏亂閃爍，比如將101電容C1，C2，C3接地就近接到PT6964芯片的接地點；4 kV/EFT測試時，顯示屏未出現(xiàn)閃爍現(xiàn)象。

4.3 連接導線的處理

由于產品結構的原因，部分配置PT6964芯片的顯示屏和單片機時分置在兩塊PCB板上，中間以比較長的導線連接，這種電磁干擾除了經過導線傳導的脈沖群干擾之外，還有電源導線耦合到顯示屏連接線上的干擾。處理這類干擾比較好的方法是顯示屏連接線使用屏蔽線，將屏蔽層一端接地，但是，使用屏蔽線會增加產品成本，所以，通常采用另一種方法，就是調整產品機箱內部導線捆扎位置，使信號線遠離交流電源線和其他功率器件的電源線，并通過實驗來確認捆扎位置是否合適。

4.4 程序優(yōu)化設計

EFT干擾信號從PT6964串行端口進入芯片，可能會出現(xiàn)的問題就是PT6964把干擾信號誤判斷為芯片的控制命令，執(zhí)行錯誤的命令動作，這樣顯示屏就會出現(xiàn)閃爍、忽明忽暗，甚至死機等現(xiàn)象。要解決這些顯示問題，可從軟件方面進行處理。

在每次單片機發(fā)送數據時，都對PT6964進行初始化，時間間隔在50 ms左右。這樣，就算EFT干擾信號修改了PT6964的命令設置和寄存器內容，在很短的時間內也可以將PT6964的命令設置改回來，使用者也不會察覺到芯片曾經受到干擾。

Void PT6964 init（void） //PT6964初始化程序

{

SetCs（ ）；

PT6964 command（PT6964 MODE）；

SetCs（ ）；

PT6964 command（PT6964 DATA）；

SetCs（ ）；

PT6964 command（PT6964 ADDRESS）；

NOP（ ）；

NOP（ ）；

}

CLK時鐘信號、DIO數據信號控制可多加幾個NOP（空指令），使PT6964有充足的時間來處理命令字節(jié)。這樣做，對提高抗干擾也有一定的作用。

void delayus（ ） //4個時鐘周期的延時

{

NOP（）；

NOP（）；

NOP（）；

NOP（）；

}

Void PT6964 command（u6 command temp）

{

SetCs（ ）；

delayus（ ）； //4個時鐘周期的延時

ClrCs（ ）；

NOP（ ）； //增加2時鐘周期延時

NOP（ ）；

PT6964_write（command_temp）；

NOP（ ）； //增加2時鐘周期延時

NOP（ ）；

}

Void PT6964_write（u8 data_temp）

{

u8 bigit；

bigit=8；

for（ ； bigit！=0； bigit--）

{

ClrWr（ ）；

if（（data_temp&0x01）==0）

{

ClrData（ ）；

}

else

{

SetData（ ）；

}

delayus（ ）； //4個時鐘周期的延時

SetWr（ ）；

delayus（ ）； //4個時鐘周期的延時

data_temp = （data_temp>>1）；

}

}

5 解決措施

對一個電子、電氣產品來說，在設計階段就應該考慮其電磁兼容性，這樣可以將產品在生產階段出現(xiàn)電磁兼容問題的可能性降到最低，但最終要通過電磁兼容測試來檢驗其電磁兼容標準是否符合，具體的措施是：①優(yōu)化PCB板布線是提升抗干擾性能最有效的措施，設計、開發(fā)時應優(yōu)先考慮；②合理使用旁路電容，單片機與顯示芯片之間的距離很短也要在串行線上加旁路電容；③在成本允許的情況下，在電源輸入端增加共模電感和Y電容；④如果產品已經量產，可以優(yōu)化程序，整理信號引線的扎線位置，但最終的解決方法還是要利用第①②點來徹底解決。

參考文獻

[1]Mark i.montrose.電磁兼容的印制電路板設計[M].第2版.北京：機械工業(yè)出版社，2008.

[2]鄭詩衛(wèi).印制線路板排版設計[M].北京：科學技術文獻出版社，1983.

〔編輯：白潔〕

NOP（）；

NOP（）；

NOP（）；

NOP（）；

}

Void PT6964 command（u6 command temp）

{

SetCs（ ）；

delayus（ ）； //4個時鐘周期的延時

ClrCs（ ）；

NOP（ ）； //增加2時鐘周期延時

NOP（ ）；

PT6964_write（command_temp）；

NOP（ ）； //增加2時鐘周期延時

NOP（ ）；

}

Void PT6964_write（u8 data_temp）

{

u8 bigit；

bigit=8；

for（ ； bigit！=0； bigit--）

{

ClrWr（ ）；

if（（data_temp&0x01）==0）

{

ClrData（ ）；

}

else

{

SetData（ ）；

}

delayus（ ）； //4個時鐘周期的延時

SetWr（ ）；

delayus（ ）； //4個時鐘周期的延時

data_temp = （data_temp>>1）；

}

}

5 解決措施

對一個電子、電氣產品來說，在設計階段就應該考慮其電磁兼容性，這樣可以將產品在生產階段出現(xiàn)電磁兼容問題的可能性降到最低，但最終要通過電磁兼容測試來檢驗其電磁兼容標準是否符合，具體的措施是：①優(yōu)化PCB板布線是提升抗干擾性能最有效的措施，設計、開發(fā)時應優(yōu)先考慮；②合理使用旁路電容，單片機與顯示芯片之間的距離很短也要在串行線上加旁路電容；③在成本允許的情況下，在電源輸入端增加共模電感和Y電容；④如果產品已經量產，可以優(yōu)化程序，整理信號引線的扎線位置，但最終的解決方法還是要利用第①②點來徹底解決。

參考文獻

[1]Mark i.montrose.電磁兼容的印制電路板設計[M].第2版.北京：機械工業(yè)出版社，2008.

[2]鄭詩衛(wèi).印制線路板排版設計[M].北京：科學技術文獻出版社，1983.

〔編輯：白潔〕

NOP（）；

NOP（）；

NOP（）；

NOP（）；

}

Void PT6964 command（u6 command temp）

{

SetCs（ ）；

delayus（ ）； //4個時鐘周期的延時

ClrCs（ ）；

NOP（ ）； //增加2時鐘周期延時

NOP（ ）；

PT6964_write（command_temp）；

NOP（ ）； //增加2時鐘周期延時

NOP（ ）；

}

Void PT6964_write（u8 data_temp）

{

u8 bigit；

bigit=8；

for（ ； bigit！=0； bigit--）

{

ClrWr（ ）；

if（（data_temp&0x01）==0）

{

ClrData（ ）；

}

else

{

SetData（ ）；

}

delayus（ ）； //4個時鐘周期的延時

SetWr（ ）；

delayus（ ）； //4個時鐘周期的延時

data_temp = （data_temp>>1）；

}

}

5 解決措施

對一個電子、電氣產品來說，在設計階段就應該考慮其電磁兼容性，這樣可以將產品在生產階段出現(xiàn)電磁兼容問題的可能性降到最低，但最終要通過電磁兼容測試來檢驗其電磁兼容標準是否符合，具體的措施是：①優(yōu)化PCB板布線是提升抗干擾性能最有效的措施，設計、開發(fā)時應優(yōu)先考慮；②合理使用旁路電容，單片機與顯示芯片之間的距離很短也要在串行線上加旁路電容；③在成本允許的情況下，在電源輸入端增加共模電感和Y電容；④如果產品已經量產，可以優(yōu)化程序，整理信號引線的扎線位置，但最終的解決方法還是要利用第①②點來徹底解決。

參考文獻

[1]Mark i.montrose.電磁兼容的印制電路板設計[M].第2版.北京：機械工業(yè)出版社，2008.

[2]鄭詩衛(wèi).印制線路板排版設計[M].北京：科學技術文獻出版社，1983.

〔編輯：白潔〕