超大容量視聽(tīng)媒體綜合處理設(shè)備中的關(guān)鍵技術(shù)

袁金保，杜亞軍，楊雪松

（惠州市偉樂(lè)科技股份有限公司，廣東 惠州 516003）

超大容量視聽(tīng)媒體綜合處理設(shè)備中的關(guān)鍵技術(shù)

袁金保，杜亞軍，楊雪松

（惠州市偉樂(lè)科技股份有限公司，廣東 惠州 516003）

廣播電視、視頻網(wǎng)絡(luò)運(yùn)營(yíng)和監(jiān)控行業(yè)當(dāng)前面臨的挑戰(zhàn)之一：輸入端視頻源和格式多樣化、視聽(tīng)數(shù)據(jù)海量化；輸出端則需要支持輸出格式的多樣化和應(yīng)對(duì)傳輸媒介兼容化。因此，應(yīng)對(duì)這個(gè)挑戰(zhàn)的超大容量高密度媒體設(shè)備開發(fā)通常涉及多種關(guān)鍵處理技術(shù)。介紹幾種已應(yīng)用在我司此類設(shè)備中的包括模塊化設(shè)計(jì)技術(shù)、高速接口技術(shù)、軟硬件協(xié)同技術(shù)和并行PCR校正技術(shù)。

高密度；視聽(tīng)媒體處理；高速接口；傳輸流復(fù)用；并行PCR校正

隨著生活水平的提高，人們對(duì)于視聽(tīng)的需求也越來(lái)越高，視聽(tīng)播放設(shè)備已成為生活中不可或缺的一部分。超大容量、高密度、高靈活性、高性能的前端視聽(tīng)設(shè)備越來(lái)越受到廣電運(yùn)營(yíng)商、視頻網(wǎng)絡(luò)運(yùn)營(yíng)商等用戶的青睞。這就需要開發(fā)一種高密度視聽(tīng)處理設(shè)備，支持任意視頻信號(hào)輸入，如 DVB-S2/T2/C，ASI，DS3，TSIP，CVBS，HDMI等；支持任意視頻信號(hào)輸出，如QAM，TSIP，ASI，DS3，HDMI和SDI等。設(shè)備還須具備海量?jī)?nèi)容復(fù)用處理、編碼處理、轉(zhuǎn)碼處理、加擾和解擾處理等功能，以提供完備的一站式音視頻解決方案。本文將介紹在該類設(shè)備研發(fā)中，采用的幾種關(guān)鍵技術(shù)，包括模塊化設(shè)計(jì)技術(shù)、高速接口技術(shù)、軟硬件協(xié)同技術(shù)和并行PCR處理技術(shù)。

圖1 一站式音視頻解決方案

1 關(guān)鍵技術(shù)介紹

1.1 模塊化設(shè)計(jì)技術(shù)

廣播電視、電信和網(wǎng)絡(luò)等視頻技術(shù)的飛速發(fā)展，視頻內(nèi)容的信號(hào)來(lái)源越來(lái)越豐富，如圖1所示，包括有線DVB-C、地面DVB-T/T2、衛(wèi)星DVB-S/S2射頻信號(hào)源、DS3電信信源、TSIP網(wǎng)絡(luò)信源、ASI和本地編碼節(jié)目信源等。用戶使用的輸出媒介也多種多樣，如QAM調(diào)制輸出、ASI輸出、TSIP輸出、SDI或HDMI輸出等。不同的用戶有不同的信源輸入場(chǎng)景，也有不同的輸出需求。甚至同一個(gè)用戶，在不同的時(shí)期內(nèi)，也會(huì)有不同的輸入輸出需求。

為此，同一套設(shè)備既要能滿足不同的應(yīng)用場(chǎng)景需求使設(shè)備功能完備，又要能滿足定制用戶的特定需求使設(shè)備成本最低。采用模塊化設(shè)計(jì)技術(shù)能很好地平衡這兩個(gè)需求。

如圖2所示，在設(shè)備中固定裝配一個(gè)主模塊，可選（最多6個(gè)）搭配子模塊，所有子模塊與主模塊之間采用統(tǒng)一通用的接口，子板模塊可以插入任何一個(gè)插槽。這樣，用戶可以根據(jù)自身實(shí)際的輸入信源、節(jié)目處理需求和輸出需求，選擇滿足要求的子模塊即可快速搭建一套音視頻處理系統(tǒng)。該設(shè)備目前配套有50多款子模塊，全面解決接收、編轉(zhuǎn)碼、解碼、加擾、調(diào)制、轉(zhuǎn)調(diào)和復(fù)用等需求。

1.2 高速接口技術(shù)

視頻處理面臨最大的難題之一是海量數(shù)據(jù)傳輸，尤其是隨著Internet技術(shù)的發(fā)展，TSOVER IP的應(yīng)用越來(lái)越多，而IP網(wǎng)絡(luò)的高帶寬傳輸能力，使音視頻數(shù)據(jù)量呈爆炸式增長(zhǎng)。模塊化設(shè)備可配套2個(gè)IP子模塊，每個(gè)IP子模塊通過(guò)5個(gè)SFP口最大可收發(fā)5×256通道的網(wǎng)絡(luò)并發(fā)流。如圖3所示，主模塊和IP子模塊之間最大為2×5 Gbit/s全雙工高速接口，與其他子模塊之間為6×4 Gbit/s的全雙工高速接口。如此大的數(shù)據(jù)率傳輸必須采用高速接口技術(shù)?？紤]到子模塊與主模塊FP?GA資源的限制，IP子模塊和主模塊之間的數(shù)據(jù)傳輸采用Transceiver收發(fā)器實(shí)現(xiàn)；其他子模塊與主模塊之間的接口采用LVDS自定義收發(fā)器實(shí)現(xiàn)。

圖2 單主模塊多子模塊搭配設(shè)備內(nèi)部圖

圖3 板間高速數(shù)據(jù)傳輸

1.2.1 Transceiver收發(fā)器實(shí)現(xiàn)

Transceiver收發(fā)器如圖4所示，包含發(fā)送端和接收端兩部分。

發(fā)送端PCS接收待傳輸?shù)囊曨l數(shù)據(jù)后先進(jìn)行8B/ 10B編碼，編碼后的數(shù)據(jù)轉(zhuǎn)換到PMA時(shí)鐘域，最后，通過(guò)Polarity配置TXP和TXN是否需要極性互換。PCS處理后的數(shù)據(jù)送到PMA，PMA內(nèi)部先由PISO完成數(shù)據(jù)并行到串行的轉(zhuǎn)換，然后，通過(guò)TX_Pre/Post_Emp對(duì)信號(hào)進(jìn)行預(yù)加重等配置，提升發(fā)送端信號(hào)的質(zhì)量，最終通過(guò)LVDS發(fā)送出去。

接收端PMA接收發(fā)送端送過(guò)來(lái)的LVDS的串行數(shù)據(jù)，由RX_EQ/DFE進(jìn)行均衡調(diào)整以提升接收的信號(hào)質(zhì)量，然后由SIPO完成數(shù)據(jù)串行到并行的轉(zhuǎn)換。PCS接收PMA轉(zhuǎn)換好的并行數(shù)據(jù)，通過(guò)Polarity配置TXP和 TXN是否需要極性互換，然后由Comma Detect and Align進(jìn)行數(shù)據(jù)對(duì)齊，對(duì)齊后的數(shù)據(jù)進(jìn)行8B/10B解碼，8B/10B解碼后進(jìn)入RX Elastic Buffer緩存。一旦RX Elastic Buffer緩存有數(shù)據(jù)時(shí)，就可以送給RX模塊，同時(shí)將當(dāng)前鏈路狀態(tài)反饋給用戶。

圖4 Transceiver TX內(nèi)部原理圖

Transceiver收發(fā)器還提供豐富的環(huán)回鏈路，包括PCS遠(yuǎn)端環(huán)回模式、PCS近端環(huán)回模式、PMA遠(yuǎn)端環(huán)回模式、PMA近端環(huán)回模式以及PRBS測(cè)試模式，可以快速定位高速接口的問(wèn)題。

1.2.2 自定義收發(fā)器發(fā)送端實(shí)現(xiàn)

發(fā)送端實(shí)現(xiàn)如圖5所示，發(fā)送端實(shí)現(xiàn)包含兩部分，第一部分為源同步時(shí)鐘的產(chǎn)生。通過(guò)板級(jí)晶振輸入50 MHz時(shí)鐘，經(jīng)FPGA內(nèi)部的PLL產(chǎn)生125 MHz時(shí)鐘和500 MHz時(shí)鐘。500 MHz時(shí)鐘經(jīng)過(guò)ODDR后，再經(jīng)過(guò)OBUFDS轉(zhuǎn)換為差分信號(hào)，即產(chǎn)生源同步時(shí)鐘CLK_P/ CLK_N。第二部分為待發(fā)送數(shù)據(jù)的處理。接口啟動(dòng)后，開始發(fā)送訓(xùn)練序列。發(fā)送訓(xùn)練序列的目的是為了接收端能根據(jù)采樣的數(shù)據(jù)與訓(xùn)練序列比對(duì)，從而找到正確且最佳采樣位置。當(dāng)接收端找到最佳數(shù)據(jù)采樣點(diǎn)后，返回TRAIN_DONE信號(hào)給發(fā)送端。發(fā)送端接收到TRAIN_DONE后，不再發(fā)送訓(xùn)練序列，開始發(fā)送待傳輸視頻數(shù)據(jù)。訓(xùn)練序列/待傳輸視頻數(shù)據(jù)經(jīng)寄存后，每8 bit送給1個(gè)OSERDES單元，這樣，32 bit數(shù)據(jù)輸出給4個(gè)OSERDES。每個(gè)OSERDES單元完成數(shù)據(jù)的并行轉(zhuǎn)串行，轉(zhuǎn)換時(shí)序如圖6所示。最后，串行信號(hào)經(jīng)過(guò)OBUFDS即可完成數(shù)據(jù)的差分對(duì)DAT_P[3：0]/DAT_N [3：0]輸出。同時(shí)，PLL產(chǎn)生的125 MHz和500MHz時(shí)鐘也需要送給OSERDES模塊，供其并轉(zhuǎn)串使用。

圖5 自定義收發(fā)器發(fā)送端實(shí)現(xiàn)原理圖

圖6 OSERDES數(shù)據(jù)并行轉(zhuǎn)串行示意圖（截圖）

1.2.3 自定義收發(fā)器接收端實(shí)現(xiàn)

接送端實(shí)現(xiàn)如圖7所示，其用到Xinlix FPGA兩種重要單元ISERDES和IDELAYE2。ISERDES單元用于將數(shù)據(jù)串行轉(zhuǎn)為并行，轉(zhuǎn)換關(guān)系如圖8所示。IDE?LAYE2單元用于提供可編程的延遲。筆者使用的Xilinx 7 Series FPGA中的IDELAYE2單元提供32級(jí)延遲，給其輸入?yún)⒖紩r(shí)鐘為200 MHz，每級(jí)延遲約78 ps。

圖7 自定義收發(fā)器接收端整體框圖

圖8 ISERDES串行轉(zhuǎn)并行時(shí)序關(guān)系圖（截圖）

接收端實(shí)現(xiàn)包含3部分，第1部分為時(shí)鐘處理：時(shí)鐘差分對(duì)信號(hào)CLK_P/CLK_N經(jīng)IBUFDS轉(zhuǎn)換后，恢復(fù)出500 MHz單端時(shí)鐘，然后經(jīng)過(guò)IDELAYE2單元延遲后，通過(guò)BUFIO和BUFR，分別產(chǎn)生500 MHz和125 MHz時(shí)鐘給ISERDES單元。第2部分為數(shù)據(jù)處理；4對(duì)數(shù)據(jù)差分對(duì)信號(hào)經(jīng)IBUFDS轉(zhuǎn)換后，恢復(fù)出單端信號(hào)，然后經(jīng)過(guò)IDELAYE2單元延遲后，送給ISERDES。ISERDES負(fù)責(zé)將串行數(shù)據(jù)轉(zhuǎn)換為并行數(shù)據(jù)。第3部分為訓(xùn)練模塊，目的為查找最佳數(shù)據(jù)采樣點(diǎn)?？紤]到LVDS在PCB上為等長(zhǎng)走線，所以不考慮各數(shù)據(jù)線之間的skew，只是找到每對(duì)數(shù)據(jù)線的最佳數(shù)據(jù)采樣點(diǎn)即可。

查找最佳數(shù)據(jù)采樣點(diǎn)實(shí)現(xiàn)原理如圖9所示：Initial為初始狀態(tài)下數(shù)據(jù)和時(shí)鐘的相位關(guān)系。增加數(shù)據(jù)線IDELAYE2單元的延遲級(jí)數(shù)，直至數(shù)據(jù)發(fā)生邊沿跳變，即找到數(shù)據(jù)窗口右邊界，記錄此時(shí)延遲級(jí)數(shù)為DLY_RIGHT_TAP；繼續(xù)增加數(shù)據(jù)線IDELAYE2單元的延遲級(jí)數(shù)，直至數(shù)據(jù)再次發(fā)生邊沿跳變，即找到數(shù)據(jù)左邊界，記錄延遲級(jí)數(shù)為DLY_LEFT_TAP。最后將IDE?LAYE2單元的延遲級(jí)數(shù)設(shè)置為DLY_RIGHT_TAP+（DLY_LEFT_TAP-DLY_RIGHT_TAP）/2，這樣，即可實(shí)現(xiàn)時(shí)鐘與數(shù)據(jù)相位關(guān)系為中間對(duì)齊。

圖9 查找最佳采樣數(shù)據(jù)實(shí)現(xiàn)原理同

1.3 軟硬件協(xié)同技術(shù)

由于設(shè)備支持的子模塊數(shù)目多、節(jié)目通路多，因此，系統(tǒng)的復(fù)雜程度也隨之增加。軟件和硬件設(shè)計(jì)需要協(xié)同考慮，才能使系統(tǒng)的性能最優(yōu)。相對(duì)來(lái)說(shuō)，軟件在處理協(xié)議層方面，具備自身優(yōu)勢(shì)，而對(duì)于實(shí)時(shí)性和大寬帶并發(fā)處理要求的場(chǎng)合，則難以勝任。而數(shù)字邏輯電路在實(shí)時(shí)處理與高帶寬并發(fā)處理場(chǎng)合時(shí)，具備天然優(yōu)勢(shì)，但對(duì)于復(fù)雜的協(xié)議處理，通常由于開發(fā)工作量較大使得開發(fā)周期長(zhǎng)，性價(jià)比較低。

圖10為本設(shè)備主模塊內(nèi)部軟硬件設(shè)計(jì)框圖，對(duì)于TS流的處理，需要保證TS流處理的效率和實(shí)時(shí)性，全部由數(shù)字邏輯電路實(shí)現(xiàn)。對(duì)于源節(jié)目表的解析、復(fù)用后節(jié)目表的重構(gòu)、復(fù)用后去向的配置、日志告警的顯示、用戶交互接口以及網(wǎng)管管理部分，由于涉及協(xié)議層面的處理，全部由軟件實(shí)現(xiàn)。

圖10 主模塊內(nèi)部軟硬件協(xié)同處理

具體軟硬件主要工作配合：主模塊數(shù)字邏輯電路接收子模塊的并行TS流，緩存后進(jìn)行復(fù)用處理。復(fù)用后，根據(jù)軟件配置的節(jié)目表過(guò)濾條件，將信源的節(jié)目表上報(bào)給軟件；軟件得到所有信源的節(jié)目表后，通過(guò)解析節(jié)目表，就可以通過(guò)網(wǎng)管將源節(jié)目信息顯示給用戶。軟件還會(huì)根據(jù)用戶配置的節(jié)目去向，得到去向查找表并構(gòu)造各輸出通道的最新的節(jié)目表，再將這些表配置到數(shù)字邏輯器件提供的內(nèi)部存儲(chǔ)器中。這樣，數(shù)字邏輯電路將軟件重新構(gòu)造表復(fù)用到TS流中，即可保證復(fù)用后各輸出通道都有正確的節(jié)目表。同時(shí)，通過(guò)查找去向表，即可將TS流正確地分發(fā)給各個(gè)子模塊。

另外，對(duì)于系統(tǒng)產(chǎn)生的日志和告警，軟件很容易呈現(xiàn)給用戶。同時(shí)，系統(tǒng)的配置管理，采用Internet方式，涉及到TCP/IP層協(xié)議的處理。這些協(xié)議處理，如果用數(shù)字邏輯電路來(lái)實(shí)現(xiàn)，工作量和實(shí)現(xiàn)難度將非常巨大，而軟件則通常有專門的協(xié)議棧底層支持，只需要簡(jiǎn)單配置即可實(shí)現(xiàn)。

通過(guò)上述的軟硬件分工協(xié)調(diào)配合，使系統(tǒng)達(dá)到最優(yōu)的性價(jià)比。

1.4 并行PCR校正技術(shù)

PCR（Program Clock Reference）節(jié)目參考時(shí)鐘，是MPEG-2系統(tǒng)中的一個(gè)非常重要的參數(shù)，其作用供TS流的發(fā)送端和接收端實(shí)現(xiàn)時(shí)鐘同步?，F(xiàn)有技術(shù)中，一般發(fā)送端以參考時(shí)鐘27 MHz進(jìn)行模300計(jì)數(shù)分頻，獲得9位計(jì)數(shù)值，稱為PCR_EXT。PCR_EXT每計(jì)數(shù)到299時(shí)，進(jìn)行模233計(jì)數(shù)，獲得33位計(jì)數(shù)值，稱為PCR_BASE。每隔10～40 ms會(huì)將計(jì)數(shù)值PCR_BASE和PCR_EXT插入TS包中PCR域段中，表示該TS包在發(fā)送端是某一時(shí)刻打包的。在接收端也有一個(gè)和發(fā)送端一樣結(jié)構(gòu)的PCR本地時(shí)鐘計(jì)數(shù)系統(tǒng)，由于接收端的27 MHz參考時(shí)鐘和發(fā)送端的27 MHz時(shí)鐘總是會(huì)有一定的偏差的，如果不做任何處理，就會(huì)造成數(shù)據(jù)播出速度和編碼輸入速度不匹配，造成數(shù)據(jù)脫節(jié)或累積。由于發(fā)送端已經(jīng)周期性地插入了PCR，這樣，接收端接收到PCR后就會(huì)和本地的PCR比較，如果有偏差，就微調(diào)本地27 MHz振蕩頻率，使收發(fā)嚴(yán)格同步。

MPEG-2標(biāo)準(zhǔn)設(shè)計(jì)的TS流的傳輸環(huán)節(jié)是恒定速率的傳輸信道，即只產(chǎn)生數(shù)據(jù)的時(shí)延，而不會(huì)造成數(shù)據(jù)包的順序錯(cuò)亂或相對(duì)時(shí)間的變化。但是，在本設(shè)備中存在3個(gè)方面的問(wèn)題：1）支持復(fù)用，會(huì)導(dǎo)致包含PCR的TS包偏離原來(lái)的位置；2）IP傳輸實(shí)時(shí)性差的特點(diǎn)，從IP中恢復(fù)的TS包是斷斷續(xù)續(xù)的，同樣會(huì)導(dǎo)致包含PCR的TS包偏離原來(lái)的問(wèn)題；3）輸出子模塊并行輸出通道多，最多高達(dá)256個(gè)IP并行輸出，PCR校準(zhǔn)的通道多，為保證設(shè)備輸出的TS流正確被接收端解碼，需要對(duì)多通道的PCR進(jìn)行并行實(shí)時(shí)校正。

圖11為設(shè)備內(nèi)部的PCR校準(zhǔn)模塊框圖，該模塊支持多個(gè)通道的PCR校準(zhǔn)請(qǐng)求，請(qǐng)求調(diào)度模塊接收到PCR校準(zhǔn)請(qǐng)求后，采用RR輪詢調(diào)度，從多個(gè)通道中調(diào)度出一個(gè)PCR校準(zhǔn)請(qǐng)求，同時(shí)將調(diào)度請(qǐng)求的當(dāng)前PCR信息送給New_Pcr_Calc模塊，并控制讀寫控制模塊遍歷讀PCR存儲(chǔ)模塊。讀寫控制模塊在讀存儲(chǔ)器的過(guò)程中，會(huì)將讀出來(lái)的PID的信息與當(dāng)前調(diào)度請(qǐng)求的PCR PID比較。如果相等，則表示存儲(chǔ)器中存儲(chǔ)了上一次PCR校準(zhǔn)后的結(jié)果，將上次校準(zhǔn)好的PCR信息取出來(lái)，送 給 New_Pcr_Calc模 塊 進(jìn) 行 PCR校 準(zhǔn) 。 當(dāng)New_PCR_Calc校準(zhǔn)得到New_Pcr后，將校準(zhǔn)后的PCR信息寫入該存儲(chǔ)單元供下一次該P(yáng)ID做PCR校準(zhǔn)使用；如果在遍歷比較中沒(méi)有找到匹配的PID，說(shuō)明該P(yáng)CR的PID是第一次參與校準(zhǔn)，則查找存儲(chǔ)器中空閑單元，并將該P(yáng)ID及當(dāng)前PCR信息存入空閑單元中，作為該P(yáng)ID下一次PCR校準(zhǔn)使用。New_Pcr_Calc模塊判定如果當(dāng)前PID在存儲(chǔ)器中匹配到，則根據(jù)當(dāng)前包的PCR信息與上一次校準(zhǔn)過(guò)的信息，采用專門的算法（已申請(qǐng)專利）進(jìn)行校準(zhǔn)運(yùn)算，得到最新的PCR值；如果當(dāng)前PID在存儲(chǔ)器中未匹配到，該P(yáng)ID第一次參與校準(zhǔn)，則本次不校準(zhǔn)，PCR值保持為原值。注意，在校準(zhǔn)的過(guò)程中，為防止PCR_BASE和PCR_EXT計(jì)算溢出導(dǎo)致PCR校準(zhǔn)錯(cuò)誤，設(shè)計(jì)溢出保護(hù)模塊進(jìn)行保護(hù)處理。

2 結(jié)論

本文分析了超大容量高密度視聽(tīng)媒體綜合處理設(shè)備研發(fā)中遇到的技術(shù)難點(diǎn)，并提出幾種關(guān)鍵技術(shù)進(jìn)行應(yīng)對(duì)，所述技術(shù)均已成功應(yīng)用到偉樂(lè)公司DMP等媒體平臺(tái)設(shè)備中，實(shí)踐證明設(shè)備運(yùn)行穩(wěn)定、可靠，為高密度視聽(tīng)設(shè)備的大規(guī)模推廣奠定了堅(jiān)實(shí)的基礎(chǔ)。

圖11 PCR校準(zhǔn)模塊框圖

[1]Xilinx：7 Series FPGAs SelectIO Resources[EB/OL].[2014-07-20]. http://www.xilinx.com/support/documentation/user_guides/ug471_ 7Series_SelectIO.pdf.

[2]李培琳，王濤，方超，等.MPEG-2中TS碼流傳輸損傷測(cè)量方法研究與設(shè)計(jì)[J].電視技術(shù)，2014，38（12）：37-39.

[3]德州儀器.LVDS—低壓差分信號(hào)傳輸[EB/OL].[2014-07-20].http:// wenku.baidu.com/link?url=2IxZpKDfJlO3qLCfdCHYThylzNeh_DY D1wU-bLNh2eXwn4eRL6go6ScsF_022geJwwX6aJC-YzjW 1qdHf Hv9ZvxAR1PNxrmjoy3b0H3jTXy.

[4] 方濤.數(shù)字電視業(yè)務(wù)信息及其編碼[M].北京：國(guó)防工業(yè)出版社，2003.

[5]易湖，趙照.DVB傳輸流PCR抖動(dòng)檢測(cè)的FPGA實(shí)現(xiàn)[J].中國(guó)有線電視，2005（17）：1670-1671.

TN791；G229

B

?? 雯

2014-08-15

【本文獻(xiàn)信息】袁金保，杜亞軍，楊雪松.超大容量視聽(tīng)媒體綜合處理設(shè)備中的關(guān)鍵技術(shù)[J].電視技術(shù)，2014，38（20）.