應(yīng)用于傳感器系統(tǒng)噪聲模擬的隨機(jī)數(shù)發(fā)生器

謝表銘, 丁 毅, 沈海斌

(1.浙江大學(xué) 超大規(guī)模集成電路設(shè)計(jì)研究所，浙江 杭州 310027；2.西湖電子集團(tuán)有限公司，浙江 杭州 310012)

應(yīng)用于傳感器系統(tǒng)噪聲模擬的隨機(jī)數(shù)發(fā)生器

謝表銘1, 丁 毅2, 沈海斌1

(1.浙江大學(xué) 超大規(guī)模集成電路設(shè)計(jì)研究所，浙江 杭州 310027；2.西湖電子集團(tuán)有限公司，浙江 杭州 310012)

傳統(tǒng)用于電壓噪聲模擬的隨機(jī)數(shù)發(fā)生器受到工作電壓的限制，且產(chǎn)生的隨機(jī)序列復(fù)雜度一般。針對(duì)這2個(gè)問(wèn)題，研究了不同工作電壓下的電路單元特性，設(shè)計(jì)相應(yīng)的隨機(jī)數(shù)電路結(jié)構(gòu)，在保證輸出的同時(shí)，解決了工作電壓的變化帶來(lái)的時(shí)序問(wèn)題。此外，通過(guò)采用非線性的反饋邏輯，提高了隨機(jī)序列的復(fù)雜度。

傳感器； 隨機(jī)數(shù)； 時(shí)序； 斐波那契振蕩； 非線性反饋； 噪聲模擬

0 引 言

隨著微型計(jì)算機(jī)和通信技術(shù)的迅猛發(fā)展，現(xiàn)代傳感器的發(fā)展走上了與微處理器、微型計(jì)算機(jī)和通信技術(shù)相結(jié)合的必由之路，傳感器的概念因此而進(jìn)一步擴(kuò)充，如智能傳感器、傳感器網(wǎng)絡(luò)化等新概念應(yīng)運(yùn)而生。常見(jiàn)傳感器類型有壓阻式、應(yīng)變式、電容式傳感器、磁電式傳感器、壓電式傳感器、光電式傳感器及數(shù)字傳感器等[1]。

考慮到溫度、濕度、寄生電容等因素，傳感器的輸出不可避免的受到環(huán)境因素的影響。如熱噪聲、散粒噪聲、分配噪聲以及雪崩噪聲等，其中,前3種噪聲都屬于高斯白噪聲，頻譜均勻分布。這類噪聲是理想的隨機(jī)數(shù)熵源，但由于這類噪聲信號(hào)比較微弱，不便于進(jìn)一步的處理，因此,需要在處理過(guò)程中增加放大電路，之后，進(jìn)行A/D轉(zhuǎn)換，使其變?yōu)槎M(jìn)制輸出。因此，可通過(guò)產(chǎn)生電壓隨機(jī)數(shù)的方法對(duì)之進(jìn)行模擬。

具體實(shí)例有：1)壓電傳感器的噪聲：壓電元件是高阻抗、小功率元件，容易受到電振動(dòng)等引起的噪聲干擾，其中主要有聲場(chǎng)、電源和接地回路噪聲等。某些鐵電多晶壓電材料具有熱釋電效應(yīng)，對(duì)瞬變溫度極其敏感。瞬變溫度在傳感器內(nèi)部引起溫度梯度，造成各部分結(jié)構(gòu)的不均勻熱應(yīng)變，這種熱電輸出進(jìn)而影響了電平信號(hào)的測(cè)量[2]。2)磁電傳感器的誤差：“由于傳感器線圈輸出電流i變化產(chǎn)生的附加磁通疊加于永久磁鐵產(chǎn)生的氣息磁通上，從而傳感器靈敏度隨被測(cè)速度的大小和方向的改變而變化[2]。”傳感器輸出的基波能量降低而諧波能量增大。線圈中的電流越大，這種非線性越嚴(yán)重。除了上述2種，還有不等位電勢(shì)差安裝差異等多種影響傳感器測(cè)量的因素。由此可見(jiàn)，噪聲模擬在傳感器的測(cè)量、設(shè)計(jì)中起重要的作用。

本文針對(duì)電壓輸出的傳感器設(shè)計(jì)了一種通用的噪聲模擬隨機(jī)數(shù)發(fā)生器，通過(guò)產(chǎn)生電壓隨機(jī)數(shù)的方法對(duì)傳感器信道噪聲、測(cè)量誤差等進(jìn)行模擬。此外，在傳感網(wǎng)絡(luò)中的安全管理、算法研究等多方面領(lǐng)域，隨機(jī)數(shù)也扮演著重要角色。

1 標(biāo)準(zhǔn)單元

由于現(xiàn)實(shí)噪聲的多樣性，傳統(tǒng)定壓工作的電路，在傳感器的噪聲模擬中并不具有通用性。本文以Smic 65nm工藝為例，參考Wang A等人關(guān)于亞閾值電路的論文[3]，針對(duì)其標(biāo)準(zhǔn)單元展開(kāi)研究，仿真分析不同電壓下MOS管的工作狀態(tài)，通過(guò)數(shù)字全定制的設(shè)計(jì)方法，搭建基本標(biāo)準(zhǔn)單元電路，設(shè)計(jì)理論工作電壓可以低至亞閾值以下的標(biāo)準(zhǔn)單元。

以最基本的標(biāo)準(zhǔn)單元：反相器為例，其傳播延時(shí)的計(jì)算方法是對(duì)電容器的充(放)電電流積分,表達(dá)式

式中 i為充(放)電電流，V為電容器上的電壓，而V1，V2分別是初始和最終電壓，其求解并不容易，因?yàn)镃(V)和i(V)都是V的非線性函數(shù)。根據(jù)文獻(xiàn)[4]中的反向器開(kāi)關(guān)模型，推導(dǎo)出一個(gè)用于手工分析的合理近似公式，導(dǎo)通電阻Reqn

其中,VDD為供電電壓，漏電流IDAST

其中,K為常量系數(shù)，W/L為MOS管的寬長(zhǎng)比。

由此推出

tpHL=ln2×ReqnCL=0.69ReqnCL，

式中 CL為負(fù)載電容。

再根據(jù)Reqn和電源電壓的關(guān)系，可以得到傳播延時(shí)與電源電壓的非線性反比關(guān)系。通過(guò)SPICE瞬態(tài)模擬對(duì)電路的仿真，也能得到相應(yīng)的曲線。根據(jù)仿真結(jié)果，隨著供電電壓降低，電路的輸出保持正確，但傳播延時(shí)不斷增大。當(dāng)供電電壓降到低于閾值電壓時(shí)，傳輸延時(shí)已經(jīng)是標(biāo)準(zhǔn)電壓下延時(shí)的上千倍。

電壓的降低同時(shí)帶來(lái)了信號(hào)擺幅的減小。而對(duì)信號(hào)擺幅的控制是豐富噪聲模擬的隨機(jī)性的一個(gè)手段。如文獻(xiàn)[5]提出的，隨著電源電壓的降低，門的延時(shí)在不斷增大。一旦電源電壓和本征電壓(閾值電壓)變得可比擬，DC特性對(duì)器件參數(shù)(如晶體管閾值)的變化就變得越來(lái)越敏感。其次，降低電源電壓意味著減小信號(hào)擺幅，可幫助減少系統(tǒng)的內(nèi)部噪聲。

2 隨機(jī)數(shù)發(fā)生器

2.1 理論研究

構(gòu)造具有低相關(guān)和高線性復(fù)雜度的周期序列一直是序列設(shè)計(jì)中的熱門話題。隨機(jī)數(shù)的性能表現(xiàn)在以下幾個(gè)方面：1)隨機(jī)性；2)獨(dú)立性；3)不可預(yù)測(cè)性。一個(gè)理想的隨機(jī)發(fā)生器，可以產(chǎn)生一個(gè)均勻分布的、非確立性的、獨(dú)立的無(wú)限長(zhǎng)度的噪聲數(shù)據(jù)[6]。

利用振蕩器的相位噪聲即振蕩器輸出頻率的不穩(wěn)定性來(lái)產(chǎn)生隨機(jī)序列是較為常用的方法。傳統(tǒng)振蕩器通常采用時(shí)鐘控制振蕩的方法，而在第1節(jié)已經(jīng)分析過(guò)，電壓的降低會(huì)導(dǎo)致延遲變長(zhǎng)，產(chǎn)生時(shí)序問(wèn)題。

如圖1所示，根據(jù)時(shí)序約束的關(guān)系，有

Tsetup≤Tcycle+Tskew-Tck2q-Tdp.

其中,Tcycle為時(shí)鐘周期，Tcapture-Tlaunch是時(shí)鐘偏移Tskew,Tdp為組合邏輯延遲，Tsetup為建立時(shí)間如圖2，從而有

Tcycle≥Tsetup-Tskew+Tck2q+Tdp.

圖1 寄存器傳遞數(shù)據(jù)Fig 1 Data transporting between regs

圖2 建立時(shí)間說(shuō)明Fig 2 Illustration of time setup

組合邏輯延遲Tdp的大小直接由標(biāo)準(zhǔn)單元的延時(shí)所決定，根據(jù)第1節(jié)中的分析，隨著供電電壓的降低，標(biāo)準(zhǔn)單元延時(shí)時(shí)間增加，尤其在亞閾值供電電壓下，延時(shí)是正常時(shí)間的上百倍，Tdp的值迅速增大，對(duì)時(shí)鐘周期Tcycle的要求隨之增大，能滿足工作時(shí)鐘頻率迅速下降[7]，之前的時(shí)鐘頻率很可能不能滿足觸發(fā)器正常工作的要求。

2.2 電路結(jié)構(gòu)

如2.1節(jié)所述，為了避免壓降帶來(lái)的時(shí)序問(wèn)題，設(shè)計(jì)參考了文獻(xiàn)[8]理論研究，采取了斐波那契振蕩為基本結(jié)構(gòu)，此結(jié)構(gòu)不需要時(shí)鐘，避免了上述時(shí)序問(wèn)題。而且，無(wú)時(shí)鐘的方法不需要外接晶振或鎖相環(huán)，節(jié)省了成本和空間。

斐波那契振蕩結(jié)構(gòu)參見(jiàn)圖3。

圖3 斐波那契振蕩環(huán)Fig 3 Fibonacci ring oscillator

如圖3，用反相器取代寄存器產(chǎn)生振蕩，在Markus Dichtl和Jovan Golic等人的研究中已經(jīng)證明是可行的[9]。不同于普通的線性反饋振蕩，斐波那契振蕩環(huán)進(jìn)入不穩(wěn)態(tài)的條件是

f(x)=(1+x)h(x),h(1)=1.

其中,f(x)為斐波那契振蕩環(huán)的反饋多項(xiàng)式，而h(x)為一個(gè)本源多項(xiàng)式。

由于沒(méi)有時(shí)鐘的控制，斐波那契振蕩的理論研究是建立在反饋電路零延時(shí)的假設(shè)上的，即振蕩鏈中每級(jí)單元的延遲時(shí)間要大于反饋電路的延時(shí)。傳統(tǒng)的斐波那契振蕩鏈每級(jí)單元是多級(jí)反相器的串聯(lián)，本設(shè)計(jì)對(duì)這個(gè)結(jié)構(gòu)進(jìn)行了優(yōu)化，采用了反相器和延遲器的串聯(lián)結(jié)構(gòu)，既保證了反饋的正確性，又明顯降低了動(dòng)態(tài)功耗。此外，為了提高隨機(jī)數(shù)的性能，設(shè)計(jì)采用了非線性反饋邏輯，大大提升了隨機(jī)序列的復(fù)雜度。

電路結(jié)構(gòu)如圖4所示。

圖4 電路結(jié)構(gòu)Fig 4 Circuit structure

3 隨機(jī)序列性能

衡量序列偽隨機(jī)數(shù)性質(zhì)的主要指標(biāo)有：周期、復(fù)雜度、自相關(guān)性質(zhì)、游程分布等。本文通過(guò)理論分析和電路仿真采集數(shù)據(jù)并分析相結(jié)合，對(duì)多項(xiàng)指標(biāo)進(jìn)行測(cè)試分析。

3.1 理論分析

線性復(fù)雜度是一個(gè)重要的復(fù)雜度指標(biāo)，在一定條件下，給定序列的線性復(fù)雜度，可以確定、估計(jì)序列的自相關(guān)函數(shù)值。

以n階m序列為例，其序列多項(xiàng)式

其中,an∈{0,1}，為常數(shù)系數(shù)。G(x)與{an}一一對(duì)應(yīng)，其反饋邏輯表示為

其為序列的特征多項(xiàng)式，可以證明G(x)=1/F(x).

序列滿足線性遞歸關(guān)系，考慮到C0=1，有

其相關(guān)函數(shù)定義為

由m序列的性質(zhì)可知，一個(gè)序列Ai和其移位序列Ai+j模2加后，仍為一m序列，記為Aj，而m序列中，“0”的個(gè)數(shù)比“1”的個(gè)數(shù)少1個(gè)，因此,有

得到其自相關(guān)的時(shí)域表達(dá)式為

而對(duì)于r階線性斐波那契結(jié)構(gòu)，通過(guò)同樣的理論推導(dǎo)，證明它的反饋多項(xiàng)式滿足f(x)=(1+x)h(x)，且h(1)=1，且h(x)是一個(gè)本源多項(xiàng)式時(shí)，此時(shí)h(x)最大周期是2r-1-1，此時(shí)振蕩鏈能達(dá)到最大周期2r-2[10]。

進(jìn)一步，當(dāng)反饋函數(shù)滿足

fi(x0,…，xn-1)=xi+1,0≤i≤n-2，

fn-1(x0,…，xn-1)=f(x0,…,xn-1)，

稱之為非線性斐波那契振蕩。針對(duì)非線性斐波那契振蕩的理論推導(dǎo)比較復(fù)雜，在Dubrova.E等人的論文中已經(jīng)有推導(dǎo)，證明其n階結(jié)構(gòu)的最大周期，游程等特征指標(biāo)會(huì)有所不同[9]。

3.2 數(shù)據(jù)論證

NIST即美國(guó)國(guó)家技術(shù)標(biāo)準(zhǔn)，是對(duì)隨機(jī)序列進(jìn)行判定的最權(quán)威標(biāo)準(zhǔn)。由于這里采集的只是隨機(jī)源的數(shù)據(jù)，與標(biāo)準(zhǔn)意義上的隨機(jī)數(shù)發(fā)生器還有較大不同，因此,直接用NIST指標(biāo)來(lái)判斷并不合適，也是沒(méi)有意義的。這里借鑒文獻(xiàn)[11]所探討的NIST指標(biāo)的判定思路，與同階的線性結(jié)構(gòu)仿真測(cè)試結(jié)果做一個(gè)橫向?qū)Ρ取Ｍㄟ^(guò)Hspice軟件對(duì)電路仿真，編寫perl腳本和c程序收集并處理數(shù)據(jù)。這里選取了NIST指標(biāo)的幾種典型測(cè)試手段。

針對(duì)線性和非線性8階的結(jié)構(gòu)，實(shí)驗(yàn)共采集了8組數(shù)據(jù)，每組包含約12kbits的數(shù)據(jù)。測(cè)試結(jié)果對(duì)比見(jiàn)表1。

表1 同階非線性和線性結(jié)構(gòu)的NIST測(cè)試結(jié)果對(duì)比Tab 1 Comparison between NIST test results of non-linearand linear structure

根據(jù)NIST指標(biāo)的判別標(biāo)準(zhǔn)[12]，從以上幾項(xiàng)結(jié)果來(lái)看，非線性的結(jié)構(gòu)產(chǎn)生的序列的隨機(jī)性能要優(yōu)于線性結(jié)構(gòu)產(chǎn)生的隨機(jī)序列。

4 結(jié)束語(yǔ)

針對(duì)傳感器系統(tǒng)中的噪聲模擬源隨機(jī)數(shù)發(fā)生器，本文提出了一種能夠控制信號(hào)擺幅并避免受到時(shí)序影響的電路結(jié)構(gòu)。通過(guò)信號(hào)擺幅的控制和對(duì)隨機(jī)序列復(fù)雜度的優(yōu)化，實(shí)現(xiàn)了在保證輸出特征的同時(shí)，解決了工作電壓的變化帶來(lái)的時(shí)序問(wèn)題，達(dá)到更加真實(shí)的噪聲模擬的目的。

[1] 王 祁,于 航.傳感器技術(shù)的新發(fā)展:智能傳感器和多功能傳感器[J].傳感器技術(shù),1998,17(1):56-58.

[2] 賈伯年,俞 樸,宋愛(ài)國(guó).傳感器技術(shù)[M].南京：東南大學(xué)出版社,2007.

[3] Wang A,Chandrakasan A.A 180 mV subthreshold FFT processor using a minimum energy design methodology[J].IEEE Journal of Solid-State Circuits,2005,40(1):310-319.

[4] Rabaey J M,Chandrakasan A P,Nikolic B.Digital integrated circuits[M].Englewood Cliffs:Prentice Hall,2002:145-147.

[5] Liu D,Svensson C.Trading speed for low power by choice of su-pply and threshold voltages[J]. IEEE Journal of Solid-State Circuits,1993,28(1):10-17.

[6] 郭 弘,劉 鈺,黨安紅,等.物理真隨機(jī)數(shù)發(fā)生器[J].科學(xué)通報(bào),2009 (23):3651-3657.

[7] Cheng T C E,Gupta J N D,Wang G.A review of flowshop sche-duling research with setup times[J].Production and Operations Management,2000,9(3):262-282.

[8] Golic J D.New methods for digital generation and postprocessing of random data[J]. IEEE Transactions on Computers,2006,55(10):1217-1229.

[9] Golic J D,Menicocci R.Statistical distinguishers for irregularly decimated linear recurring sequences[J].IEEE Transactions on Information Theory,2006,52(3):1153-1159.

[10] Dubrova E.A transformation from the Fibonacci to the Galois NLFSRs[J]. IEEE Transactions on Information Theory,2009,55(11):5263-5271.

[11] 楊 晨,楊建軍,王惠蒞.美國(guó)國(guó)家標(biāo)準(zhǔn)和技術(shù)研究院標(biāo)準(zhǔn)化系列研究(一) NIST 信息安全標(biāo)準(zhǔn)化研究[J].信息技術(shù)與標(biāo)準(zhǔn)化,2011(3):48-51，1844-1849.

[12] Rukhin A,Soto J,Nechvatal J,et al.A statistical test suite for random and pseudorandom number generators for cryptographic applications[R]. Mclean VA：Booz-Allen and Hamilton Inc 2001.

Random number generator applied to sensor system noise simulation

XIE Biao-ming1， DING Yi2， SHEN Hai-bin1

(1.Institute of VLSI Design,Zhejiang University,Hangzhou 310027,China;2.Westlake Electronics Group Company Limited,Hangzhou 310012,China)

Traditional random number generator which used in voltage noise simulation is limited by operating voltage,and random sequence is not complicated enough.Aiming at these two problems,design corresponding circuit structure of random number， research characteristics of circuit cells under different operating voltages,solve timing issues caused by working voltage variation.By using non-linear feedback logic,improve complexity of random sequence.

sensor; random number; timing; Fibonacci oscillating; non-linear feedback; noise simulation

10.13873/J.1000—9787(2014)08—0083—04

2014—01—06

TP 212; TP 18

A

1000—9787(2014)08—0083—04

謝表銘(1989-)，男，浙江遂昌人，碩士研究生，研究方向?yàn)橹悄馨踩c芯片設(shè)計(jì)。