一種降壓型開(kāi)關(guān)電源芯片電路的研究與設(shè)計(jì)

劉財(cái)坤，高加亭

（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032）

·微機(jī)應(yīng)用·

一種降壓型開(kāi)關(guān)電源芯片電路的研究與設(shè)計(jì)

劉財(cái)坤，高加亭

（中國(guó)電子科技集團(tuán)公司第四十七研究所，沈陽(yáng)110032）

設(shè)計(jì)了一款PWM控制模式降壓式（buck）直流-直流轉(zhuǎn)換器芯片。該芯片為電壓反饋控制模式，內(nèi)部補(bǔ)償使得反饋控制有很好的線性和很快的負(fù)載響應(yīng)而無(wú)需通過(guò)外部設(shè)計(jì)。芯片采用CMSC 0.5μm BCD工藝實(shí)現(xiàn)。PSPICE仿真結(jié)果表明，輸出電壓只有大約50mV的紋波，靜態(tài)電流為3mA左右。輸出電壓在低于0.5V時(shí)，芯片具有短路降頻功能，工作頻率由81KHz降到23KHz左右，輸出負(fù)載由0.2A跳變到2A時(shí)具有很好的負(fù)載調(diào)整率，大約為0.2%，轉(zhuǎn)換效率可以達(dá)到85%以上。

降壓式；電壓模式反饋控制；短路降頻；負(fù)載調(diào)整率

1 引 言

隨著電子技術(shù)的迅猛發(fā)展，電子產(chǎn)品種類(lèi)越來(lái)越多，人們對(duì)于電源的要求也越來(lái)越高。作為集成電路的核心，DC／DC開(kāi)關(guān)電源是決定整個(gè)電路系統(tǒng)可用性的關(guān)鍵部分。根據(jù)目前市場(chǎng)產(chǎn)品的發(fā)展要求，設(shè)計(jì)了一款Buck型DC／DC開(kāi)關(guān)穩(wěn)壓電源芯片。芯片在設(shè)計(jì)時(shí)重點(diǎn)考慮了使用的可靠性，提出了過(guò)溫保護(hù)電路、過(guò)流保護(hù)電路、輸出短路保護(hù)電路等保護(hù)電路?？蓮V泛用于便攜式電子產(chǎn)品。

2 buck型開(kāi)關(guān)電源的基本原理

圖1為降壓型開(kāi)關(guān)電源穩(wěn)壓器的工作原理框圖?？梢钥闯鯩OS管與電源的輸入信號(hào)Vdc進(jìn)行串聯(lián)，通過(guò)MOS管的導(dǎo)通與關(guān)斷，在V1處會(huì)產(chǎn)生一個(gè)脈沖方波，其波型最大值為電源的輸入值，最小值為零。產(chǎn)生的壓降會(huì)在電感Lo上產(chǎn)生電流，電感電流也即為輸出電流，當(dāng)MOS開(kāi)關(guān)管關(guān)斷時(shí)，即電感與開(kāi)關(guān)管串聯(lián)一端的電壓很快降為零，進(jìn)而產(chǎn)生反向電動(dòng)勢(shì)，在二極管D1的作用下會(huì)產(chǎn)生的負(fù)電動(dòng)勢(shì)大約為-0.8V左右。

在電感與開(kāi)關(guān)管（MOS）串聯(lián)處會(huì)產(chǎn)生波峰波谷分別為Vdc和零的矩形波形，該矩形波在LC濾波器的作用下會(huì)在輸出端產(chǎn)生一個(gè)無(wú)尖峰和沒(méi)有紋波的平穩(wěn)輸出電壓信號(hào)，其值的大小可以根據(jù)占空比與輸出輸入電壓之間的關(guān)系得出。假設(shè)關(guān)管的導(dǎo)通時(shí)間為T(mén)on，關(guān)斷時(shí)間為T(mén)off，那么可以得出脈沖信號(hào)的平均值即輸出電壓值為1／2πRCVdcTon／（Ton＋Toff）。電阻R1和R2為輸出電壓采樣電阻，采樣的電壓值作為誤差放大器（EA）的一個(gè)輸入端，誤差放大器的另外一個(gè)輸入端為電路中設(shè)定的Vref，本電路所設(shè)定的基準(zhǔn)電壓值為1.23V。進(jìn)行比較放大后的誤差放大值（Vea）作為PWM比較器的一個(gè)輸入端，比較器的另外一個(gè)輸入端為OSC產(chǎn)生的鋸齒波輸入信號(hào)。EA的輸出值與OSC鋸齒波進(jìn)行比較后會(huì)產(chǎn)生一個(gè)矩形波波形，此波形的占空比會(huì)隨著誤差放大器輸出值改變而改變。

產(chǎn)生的PWM脈沖控制信號(hào)作為開(kāi)關(guān)MOS管的控制信號(hào)，控制MOS管的導(dǎo)通與關(guān)斷。其工作過(guò)程如下：當(dāng)輸入電壓Vdc升高時(shí)，沒(méi)有開(kāi)關(guān)控制的電路輸出電壓也會(huì)隨著輸入電壓的升高而升高，但是當(dāng)輸入電壓升高時(shí)，誤差放大器的輸出值會(huì)降低，從而使得Vea與OSC輸出的鋸齒波交點(diǎn)提前，交點(diǎn)提前后PWM控制器產(chǎn)生的矩形波脈沖的占空比會(huì)降低，進(jìn)而使得VdcTon／（Ton＋Toff）的值保持不變，從而保持了輸出的電壓穩(wěn)定。當(dāng)輸入電壓降低時(shí)，同理，Vea的值會(huì)升高，從而提高了脈沖波形的占空比，使得輸出電壓不變。

3 芯片的部分電路設(shè)計(jì)

3.1 基準(zhǔn)源電路的設(shè)計(jì)與仿真

基準(zhǔn)源在芯片設(shè)計(jì)以及集成電路應(yīng)用中占有十分重要的地位。生成基準(zhǔn)的根本目的就是構(gòu)建一個(gè)與電源、工藝、溫度等沒(méi)有關(guān)系的電壓或者電流。本芯片產(chǎn)生2.5V及1.23V基準(zhǔn)源的電路為比較簡(jiǎn)單的雙極型兩管能隙基準(zhǔn)電路。其中2.5V-Vref電路主要是為后續(xù)其他模塊提供電流。電路中除驅(qū)動(dòng)輸出部分，其他電路都由2.5V-Vref提供電流，靜態(tài)電流約3mA。由于2.5V-Vref主要是為后續(xù)電路提供電流，所以對(duì)電壓的要求不是非常精確。1.23V-Vref作為反饋信號(hào)的比較端，所以它需要提供比較穩(wěn)定的電壓，因?yàn)槠湟缶缺容^高，經(jīng)常在芯片電路的設(shè)計(jì)過(guò)程中需要加入修調(diào)電路。由于工作原理相同，本文主要介紹1.23V-Vref電路。

圖2為1.23V基準(zhǔn)電壓電路。

圖2 1.23V基準(zhǔn)電壓電路

此基準(zhǔn)電壓電路為常見(jiàn)的兩管Bandgap電路，其目的就是給其他模塊電路提供較穩(wěn)定的1.23V基準(zhǔn)電壓。由于基準(zhǔn)電壓要對(duì)其它電路提供偏置及設(shè)置閾值電壓，所以要求1.23V基準(zhǔn)源要做的準(zhǔn)確，因此需要加修正部分。

此電路為一常見(jiàn)的兩管能系基準(zhǔn)源，在忽略基極電流的情況下，可以得出如下式子：

通過(guò)計(jì)算可以得出值的大小大約1.23V左右，其中：

Q54與R72，R73，R74，R75，R76構(gòu)成的部分是用來(lái)補(bǔ)償Vref溫度特性的。由R74，R75＋R76設(shè)置的Q54基極電壓約為0.4V，由BE結(jié)的負(fù)溫度特性和電阻的正溫度特性，當(dāng)溫度升高到一定程度時(shí)，能系輸出即Q54的集電極電壓會(huì)降低，這時(shí)Q54會(huì)隨著溫度的升高而逐漸導(dǎo)通使流過(guò)R72的電流略微增大，將Vref輸出略微抬高。

圖3為1.23V基準(zhǔn)源隨溫度作的DC掃描，溫度從-25℃到150℃掃描的過(guò)程中基準(zhǔn)源變化幅度很小，大約為8mv，穩(wěn)定性十分可靠，說(shuō)明了基準(zhǔn)源有很好的溫度特性。

3.2 振蕩器電路的設(shè)計(jì)與仿真

振蕩器模塊為芯片內(nèi)部集成，該振蕩器產(chǎn)生了一個(gè)頻率為85KHz的鋸齒波與方波，這個(gè)鋸齒波與誤差放大器輸出的信號(hào)比較后送入開(kāi)關(guān)管的驅(qū)動(dòng)電路，作為控制開(kāi)關(guān)管占空比的控制信號(hào)之一。此電路為一常見(jiàn)OSC電路，由三條支路電流源，電容，電壓比較器等組成；通過(guò)對(duì)電容的充電與放電來(lái)產(chǎn)生三角波。根據(jù)鋸齒波發(fā)生器的基本原理，即通過(guò)利用比較器來(lái)控制電容器的充電與放電，從而完成對(duì)鋸齒波與方波的周期與占空比的控制。

圖3 Vref電壓隨溫度變化的曲線

圖4為振蕩器電路原理圖，OSC電路產(chǎn)生一個(gè)固定頻率的三角波信號(hào)與EO比較，實(shí)現(xiàn)PWM的功能。此OSC產(chǎn)生85KHz的固定頻率。

圖4 振蕩器電路

其工作原理為：三角波的最大值與最小值由2.5V基準(zhǔn)電壓，R21，R22，R25，Q43設(shè)定，波峰值為：

波谷值為：

解釋如下：當(dāng)電容開(kāi)始充電并且電壓低于VQ16基極電壓時(shí)，可以得到：

此時(shí)，OSC輸出低電平Q43一直處于截止?fàn)顟B(tài)。當(dāng)電容電壓逐漸升高至等于Q16基極電壓時(shí)，可以得到：

當(dāng)OSC輸出翻轉(zhuǎn)為高電平并使Q43導(dǎo)通進(jìn)入飽和態(tài)時(shí)，此刻的VQ16基極電壓為：

同時(shí)Q22也導(dǎo)通，開(kāi)始給電容C5放電（R66決定放電流的快慢），當(dāng)電容電壓放電至等于VQ16基極電壓時(shí)，可得：

此時(shí)，OSC輸出又翻轉(zhuǎn)為低電平。這樣循環(huán)對(duì)電容C5充電放電就實(shí)現(xiàn)了波峰值為1.3V、波谷值為0.5V的三角波信號(hào)。三條支路電流源中Q20支路是由1.23V基準(zhǔn)源分壓設(shè)定，并且只是在電容電壓降到波谷值時(shí)才導(dǎo)通，也就是加快電容充電（如下仿真波形5示）。Q19，Q21支路電流是由可控電流源鏡像產(chǎn)生，比例是2：1，當(dāng)發(fā)生SCP時(shí)，SCP-out輸出高電平將Q19這一支路充電電流拉走，使得電容的充放電電流只有原來(lái)的1／3，也就是實(shí)現(xiàn)了短路保護(hù)降頻的作用，使頻率由85K降至原來(lái)的1／3即28K。

通過(guò)對(duì)圖5的短路降頻仿真曲線結(jié)果可以看出，當(dāng)SCP-out為高電平時(shí)，OSC實(shí)現(xiàn)降頻，仿真降頻到33KHz，這是由于充電電流小以及PNP基極電流影響的原因，所以仿真不能降頻到理論值的25KHz。

圖5 短路降頻輸出仿真曲線

4 芯片測(cè)試結(jié)果

搭建的測(cè)試電路如圖6所示。圖7（a）為輸入電壓12V，負(fù)載電路1A的波形圖，圖7（b）為輸入電壓12V負(fù)載電流為2A的波形。其中CH1通道為輸入電壓Vin、CH2為芯片的輸出SW，CH3為輸出電壓Vout，CH4為電感電流IL。圖7中的兩個(gè)波形圖分別為輸入電壓為12V，輸出電壓3.3V，負(fù)載電流從0.2～2A跳變的過(guò)程中芯片瞬態(tài)負(fù)載率的響應(yīng)與輸入電壓為12V，輸出電壓為5V，負(fù)載電流為2A的使能開(kāi)啟時(shí)的芯片性能。

圖6 芯片的測(cè)試電路

從測(cè)試結(jié)果可以看出，為了分析系統(tǒng)的穩(wěn)定性能，使系統(tǒng)的帶載電流突然變化，從而來(lái)估計(jì)系統(tǒng)負(fù)載調(diào)整率。系統(tǒng)的調(diào)整率是測(cè)量系統(tǒng)在保持輸入電壓一定，更改負(fù)載電流的條件下系統(tǒng)保持穩(wěn)定電壓的能力。從測(cè)試結(jié)果圖7（a）中可以得出當(dāng)負(fù)載電流從0.2A跳變到2A時(shí)，輸出電壓超調(diào)約40mv，恢復(fù)時(shí)間約為0.12ms，滿(mǎn)足實(shí)際電路的需求，因此系統(tǒng)具備了非?？斓呢?fù)載響應(yīng)速度與負(fù)載調(diào)整率。當(dāng)使能突然開(kāi)啟時(shí)的系統(tǒng)工作波形如圖7（b）所示，發(fā)現(xiàn)當(dāng)使能端電壓從2V降到低電平時(shí)，芯片的啟動(dòng)時(shí)間很小，可以迅速進(jìn)入工作狀態(tài)。

5 結(jié)束語(yǔ)

介紹了一款降壓型DC-DC轉(zhuǎn)換器及其部分電路的基本工作原理，經(jīng)過(guò)仿真與測(cè)試驗(yàn)證了該芯片具有較高的負(fù)載響應(yīng)速度與系統(tǒng)穩(wěn)定性，芯片在待機(jī)時(shí)的功耗非常低，消耗的電流為100μA，并可通過(guò)外部邏輯信號(hào)控制芯片的使能，當(dāng)反饋電阻采樣到的電壓低于0.5V時(shí)，系統(tǒng)認(rèn)為發(fā)生輸出短路，立即開(kāi)啟電路降頻功能，將頻率降到23KHz右。性能滿(mǎn)足了設(shè)計(jì)參數(shù)要求，具有較高的使用可靠性。

圖7 波形圖

［1］王水平，史俊杰，田慶安.開(kāi)關(guān)穩(wěn)壓電源-原理、設(shè)計(jì)及實(shí)用電路［M］.西安：西安電子科技大學(xué)出版社，2005.

［2］周志敏，周紀(jì)海.開(kāi)關(guān)電源實(shí)用技術(shù)［M］.北京：人民郵電出版社出版，2005.

［3］［美］Abraham I.Pressman.開(kāi)關(guān)電源設(shè)計(jì)［M］.王志強(qiáng)，等譯.北京：電子工業(yè)出版社，2005.

［4］Geng L，Chen Z M，Zhao M L.A novel regulation technique and its application to design SCDC-DC converters［J］.Chinese Journal of Semiconductor，2004，25（4）：372.

［5］何金國(guó).PWM DC／DC降壓變換IC研究與設(shè)計(jì)［D］.成都：電子科技大學(xué)，2006.

Research and Design of a Buck Sw itching Power Supply Chip Circuit

LIU Cai-kun，GAO Jia-ting
（The 47th Research Institute of China Electronics Technology Group Corporation，Shenyang 110032，China）

The key circuit of the buck switching power supply chip is designed in this paper，in which the voltage feedback control mode is adopted.The internal compensation is conducted to make good liner in feedback control and quick load respond without the external design.The chip is implemented in CMSC＇s0.5um BCD process.PSPICE simulation results show that the chip can realize short circuit drop frequency function by means of reducing operation frequency from 81KHz to 23KHz when output voltage is less than 0.5V.The conversion efficiency can be up to 85%and the regulation rate of the load is about0.2%when output load directly changes from 0.2A to 2A.

Buck；Voltage feedback controlmode；Short circuit drop frequency；Load regulation rate

10.3969／j.issn.1002-2279.2014.01.022

TN46

：A

：1002-2279（2014）01-0080-05

劉財(cái)坤（1981-），男，遼寧東港人，工程師，主研方向：微電子。

2013-08-26