基于ARM的頻率源馴服設(shè)計(jì)與實(shí)現(xiàn)

楊劍青，楊曉琴，謝亮，蘆旭，劉彪，樊戰(zhàn)友,2

?

基于ARM的頻率源馴服設(shè)計(jì)與實(shí)現(xiàn)

楊劍青1,2,3，楊曉琴4，謝亮1，蘆旭1，劉彪5，樊戰(zhàn)友1,2

（1. 中國(guó)科學(xué)院國(guó)家授時(shí)中心，西安 710600；2. 中國(guó)科學(xué)院精密導(dǎo)航定位與定時(shí)技術(shù)重點(diǎn)實(shí)驗(yàn)室，西安 710600；3. 中國(guó)科學(xué)院大學(xué)，北京 100049；4. 中國(guó)疾病預(yù)防控制中心，北京 102206；5. 中國(guó)兵器裝備集團(tuán)公司制導(dǎo)航空彈藥研究開發(fā)中心，長(zhǎng)沙 410100）

介紹了一種基于ARM處理器和CPLD技術(shù)的頻率源馴服的軟、硬件設(shè)計(jì)與實(shí)現(xiàn)方法。在ARM的控制下采用數(shù)字PID控制算法產(chǎn)生晶振控制電壓，根據(jù)所測(cè)量的頻率值與標(biāo)稱頻率值之間的差值大小來調(diào)整對(duì)應(yīng)電壓控制字的步進(jìn)幅度，進(jìn)而達(dá)到快速對(duì)本地晶振馴服的目的。實(shí)驗(yàn)結(jié)果表明，馴服后的晶振輸出的頻率準(zhǔn)確度比馴服前提高了大約一個(gè)數(shù)量級(jí)，達(dá)到了設(shè)計(jì)要求。

頻率源馴服；準(zhǔn)確度；ARM處理器

0 引言

時(shí)間作為一個(gè)基本物理量廣泛應(yīng)用于基礎(chǔ)科學(xué)研究、國(guó)民經(jīng)濟(jì)和國(guó)防建設(shè)等領(lǐng)域。當(dāng)前，我國(guó)正在大力布局建設(shè)的北斗衛(wèi)星導(dǎo)航系統(tǒng)也是在我國(guó)高精度的時(shí)間頻率標(biāo)準(zhǔn)相關(guān)學(xué)科技術(shù)迅猛發(fā)展的基礎(chǔ)上發(fā)展起來的。無論是何種導(dǎo)航系統(tǒng)，時(shí)間基準(zhǔn)都是其建立的根本。導(dǎo)航衛(wèi)星上都攜帶有高精度原子鐘，利用導(dǎo)航衛(wèi)星提供的時(shí)鐘信號(hào)馴服本地高穩(wěn)晶振可以得到高準(zhǔn)確度的頻率信號(hào)，該方法具有成本低，效率高，成品體積小等優(yōu)點(diǎn)，應(yīng)用前景廣闊，本設(shè)計(jì)就是在這樣的思想基礎(chǔ)上提出來的[1-2]。

早期的頻率源馴服系統(tǒng)采用模擬或半數(shù)字體制，存在成本高，不易建立模型，調(diào)試?yán)щy和受環(huán)境因素影響大等缺點(diǎn)。隨著數(shù)字技術(shù)的普及與發(fā)展，新研制的可馴頻率源基本都是數(shù)字型，目前可馴鐘技術(shù)發(fā)展迅速且日趨成熟，并在很多工程實(shí)踐中得到廣泛應(yīng)用[3]。

1 頻率源馴服系統(tǒng)的結(jié)構(gòu)設(shè)計(jì)

頻率源馴服系統(tǒng)所要達(dá)成的目標(biāo)是：借助參考時(shí)鐘對(duì)本地石英晶體振蕩器輸出頻率信號(hào)進(jìn)行脈沖計(jì)數(shù)測(cè)頻，將測(cè)量所得頻率值與標(biāo)稱頻率比對(duì)，計(jì)算并產(chǎn)生電壓調(diào)整量對(duì)石英晶體振蕩器進(jìn)行控制以達(dá)到對(duì)其輸出頻率信號(hào)進(jìn)行校準(zhǔn)的目的。本文中的頻率源指壓控恒溫晶體振蕩器。

該頻率源馴服系統(tǒng)主要由參考秒脈沖信號(hào)1PPS（pulse per second）、本地恒溫晶振、脈沖計(jì)數(shù)測(cè)頻單元、計(jì)算與控制器（即處理器）、數(shù)模變換單元和LMB162A顯示液晶屏幕組成，其中脈沖計(jì)數(shù)測(cè)頻單元由CPLD（complex programmable logic device）編程實(shí)現(xiàn)，而處理器和數(shù)模變換單元由ARM編程實(shí)現(xiàn)。該頻率源馴服系統(tǒng)總體結(jié)構(gòu)框圖如圖1所示。

圖1 頻率源馴服系統(tǒng)結(jié)構(gòu)框圖

通過運(yùn)用復(fù)雜可編程邏輯器件（CPLD）實(shí)現(xiàn)如下功能：對(duì)本地晶振輸出的頻率脈沖信號(hào)進(jìn)行計(jì)數(shù)，并測(cè)量出本地晶振輸出頻率值。脈沖計(jì)數(shù)測(cè)頻單元將得到的脈沖計(jì)數(shù)值送到ARM處理器中，處理器根據(jù)計(jì)數(shù)值求出晶振頻率值，并根據(jù)測(cè)量值與標(biāo)稱值之間的差值判斷晶振輸出頻率信號(hào)的變化快慢，產(chǎn)生相應(yīng)的控制電壓輸送到晶振控制端；處理器持續(xù)地接收脈沖計(jì)數(shù)值，從而實(shí)時(shí)監(jiān)控晶振輸出頻率變化的快慢并作出相應(yīng)的控制使其頻率盡可能地維持在標(biāo)稱頻率值附近。

圖1中衛(wèi)星模塊所提供的秒脈沖信號(hào)1 PPS作為校頻系統(tǒng)的參考時(shí)鐘，參考時(shí)鐘亦可是其他標(biāo)準(zhǔn)時(shí)間，在實(shí)驗(yàn)階段同時(shí)采用國(guó)家授時(shí)中心鐘房秒信號(hào)作為輔助參考時(shí)鐘。本系統(tǒng)要求參考時(shí)鐘精度比本地晶振輸出秒脈沖信號(hào)的精度至少高1~2個(gè)數(shù)量級(jí)，否則無法保證脈沖計(jì)數(shù)測(cè)頻所得頻率值的準(zhǔn)確性，亦失去頻率測(cè)量校準(zhǔn)的意義。此處參考時(shí)鐘有兩個(gè)作用：一是作為脈沖計(jì)數(shù)測(cè)頻單元的參考時(shí)鐘；二是通過脈沖計(jì)數(shù)測(cè)頻單元為控制器提供中斷控制信號(hào)。由于信號(hào)通過脈沖計(jì)數(shù)測(cè)頻單元會(huì)有延遲，這樣可以保證參考秒信號(hào)與脈沖計(jì)數(shù)值同時(shí)抵達(dá)控制器。

本地恒溫晶振（VCXO）是系統(tǒng)的時(shí)鐘頻率源，為CPLD提供時(shí)鐘信號(hào)，也是被校準(zhǔn)的對(duì)象。

脈沖計(jì)數(shù)分頻、測(cè)頻等功能單元的功能是對(duì)本地恒溫壓控晶振輸出的頻率脈沖信號(hào)進(jìn)行脈沖計(jì)數(shù)并測(cè)量得到本地恒溫壓控晶振的輸出頻率。

控制器單元主要對(duì)脈沖計(jì)數(shù)測(cè)頻單元送來的脈沖計(jì)數(shù)值和中斷控制信號(hào)（參考秒信號(hào)）進(jìn)行綜合分析、判斷與計(jì)算，求出當(dāng)前頻率值，并根據(jù)頻率值判斷產(chǎn)生合適的控制電壓，同時(shí)產(chǎn)生相應(yīng)的控制信號(hào)控制LMB162A液晶屏幕顯示等。

數(shù)模變換單元的功能是產(chǎn)生模擬電壓，是嵌入在ARM處理器中的一個(gè)功能模塊，電壓分辨率為 1mV，使用時(shí)在對(duì)ARM處理器D/A單元初始化并寫電壓控制字即可實(shí)現(xiàn)數(shù)模變換產(chǎn)生電壓值。

在顯示單元中，LMB162A顯示液晶屏幕接收來自ARM處理器的控制信號(hào)，將晶振工作狀態(tài)是否鎖定（locked）、電壓控制字以及計(jì)算得出的頻率值等信息實(shí)時(shí)地顯示在液晶屏幕上。

在系統(tǒng)啟動(dòng)后，首先，由衛(wèi)星導(dǎo)航接收機(jī)在信號(hào)有效后所提供的1PPS信號(hào)作為脈沖計(jì)數(shù)測(cè)頻單元的閘門信號(hào)并在控制器中產(chǎn)生中斷，控制器根據(jù)中斷的次數(shù)決定程序的執(zhí)行順序。脈沖計(jì)數(shù)測(cè)頻單元模塊對(duì)經(jīng)過波形調(diào)整的晶振10 MHz信號(hào)進(jìn)行脈沖計(jì)數(shù)測(cè)頻。與脈沖計(jì)數(shù)測(cè)頻單元相關(guān)的控制信號(hào)有3個(gè)，它們分別是START_CTRL、END_CTRL和Shift_Clk。START_CTRL和END_CTRL分別為脈沖計(jì)數(shù)測(cè)頻單元的開啟和關(guān)斷控制信號(hào)，高電平有效。在設(shè)計(jì)中START_CTRL和END_CTRL要結(jié)合標(biāo)準(zhǔn)秒信號(hào)的上升沿共同作用才能清零脈沖計(jì)數(shù)測(cè)頻單元（開始計(jì)數(shù)）或者使脈沖計(jì)數(shù)測(cè)頻單元停止計(jì)數(shù)。在可馴鐘初始化完成后系統(tǒng)開始正常工作，脈沖計(jì)數(shù)測(cè)頻單元在START_CTRL有效后的第一個(gè)秒脈沖上升沿開始計(jì)數(shù)，而在關(guān)斷信號(hào)END_CTRL有效后的第一個(gè)秒脈沖上升沿停止計(jì)數(shù)并鎖存計(jì)數(shù)值以備控制器讀取，控制器在這一特定脈沖的上升沿產(chǎn)生中斷并將計(jì)數(shù)值讀出，控制器在讀取數(shù)據(jù)并作處理后與標(biāo)稱頻率值進(jìn)行比對(duì)，并產(chǎn)生控制電壓對(duì)本地晶振進(jìn)行馴服。控制器將補(bǔ)償計(jì)算后的頻率值以及產(chǎn)生的電壓控制字實(shí)時(shí)顯示在LCD屏幕上。

2 硬件電路設(shè)計(jì)

該設(shè)計(jì)中所使用的本地恒溫晶體振蕩器為廣東中晶電子有限公司出品，型號(hào)為CO3605-10.000，所選用的CPLD是Altera的MAX?3000A系列，ARM（advanced RISC machines）控制芯片為L(zhǎng)PC1768 Cortex- M3微控制器，選用的顯示模塊是LMB162A字符型液晶顯示模塊[4]。

計(jì)數(shù)測(cè)頻單元由在CPLD內(nèi)部形成的多個(gè)十進(jìn)制計(jì)數(shù)器（74HC390）鏈路組成，以完成對(duì)全局時(shí)鐘的計(jì)數(shù)測(cè)頻功能。另外由4個(gè)74165（并進(jìn)串出移位寄存器）構(gòu)成一個(gè)32位移位寄存器，對(duì)中間的計(jì)數(shù)值和測(cè)量結(jié)果鎖存并輸出到ARM，由ARM基于測(cè)量數(shù)據(jù)，并根據(jù)事先設(shè)計(jì)好的一些算法，進(jìn)行分析、處理、最后產(chǎn)生相應(yīng)的控制信號(hào)。

在完成相應(yīng)控制信號(hào)的設(shè)置后，對(duì)CPLD功能進(jìn)行仿真，結(jié)果如圖2所示。

圖2 CPLD功能仿真圖

為便于觀察圖2中控制信號(hào)—鎖存器移位時(shí)鐘（Shift_Clk）和數(shù)據(jù)值（Shift_Data）的變化，將圖中該部分仿真結(jié)果放大如圖3所示，可看到在關(guān)門信號(hào)之后控制器輸出移位時(shí)鐘信號(hào)及數(shù)據(jù)值變化情況，從圖3中我們可以讀出計(jì)數(shù)值為89999999，經(jīng)過補(bǔ)償加1后為90000000，這一數(shù)值正是從開門到關(guān)門的9s內(nèi)所應(yīng)該計(jì)得的正確計(jì)數(shù)值（說明：各控制信號(hào)以及頻率時(shí)鐘在設(shè)置時(shí)軟件都是按照標(biāo)稱值處理計(jì)算的，所以結(jié)果也是無誤差的理想結(jié)果）。

圖3 移位時(shí)鐘和數(shù)據(jù)值的仿真圖形

3 軟件設(shè)計(jì)

圖4為控制器軟件設(shè)計(jì)流程圖。ARM上電后首先對(duì)LMB162A顯示、數(shù)模轉(zhuǎn)換器DAC、外部中斷和引腳連接等各功能模塊及參數(shù)進(jìn)行初始化，使DAC產(chǎn)生2.5 V控制電壓（2.5 V為壓控晶振的中心電壓）并由LCD顯示。設(shè)置與運(yùn)算相關(guān)的一些控制參數(shù)，如設(shè)置多長(zhǎng)時(shí)間完成一次頻率測(cè)量。然后開啟中斷，進(jìn)入循環(huán)程序。在循環(huán)程序中，檢測(cè)中斷程序中設(shè)置的標(biāo)志位并進(jìn)行相應(yīng)的處理。如果發(fā)生中斷，一些緊急、用時(shí)少的任務(wù)直接在中斷程序中處理；不甚緊急、用時(shí)較多的任務(wù)則通過設(shè)置標(biāo)志在中斷之外的專門處理子程序中處理。專門處理子程序執(zhí)行完要清除相應(yīng)的標(biāo)志位。專門處理子程序的主要任務(wù)就是根據(jù)并進(jìn)串出移位寄存器送來的測(cè)量數(shù)據(jù)，計(jì)算并判斷可馴頻率源目前的輸出頻率的大小以及與其標(biāo)稱值的誤差程度，然后根據(jù)相應(yīng)的算法，通過調(diào)節(jié)D/A單元，產(chǎn)生相應(yīng)的調(diào)節(jié)修正信號(hào)，使加在可馴頻率源上的控制電壓發(fā)生變化。這樣的測(cè)控過程要循環(huán)多次。并且控制過程中被馴頻率源的輸出頻率可能會(huì)出現(xiàn)一會(huì)兒大于其標(biāo)稱頻率，一會(huì)兒又小于其標(biāo)稱頻率的震蕩現(xiàn)象。但最終被馴頻率源的輸出頻率會(huì)穩(wěn)定在以其標(biāo)稱頻率為中心的一個(gè)很小的、誤差允許的范圍內(nèi)。

為了避免或減小輸出頻率的震蕩現(xiàn)象，軟件中采取了PID（proportional integral derivative）控制算法。PID控制算法的增量型數(shù)學(xué)表達(dá)式如下所示：

式（1）中，為n時(shí)刻控制量的增量（本設(shè)計(jì)中為控制電壓步進(jìn)值），為比例增益，為比例帶，為積分系數(shù)，T為控制周期，為積分時(shí)間，稱為微分系數(shù)，為微分時(shí)間。當(dāng)頻率被校準(zhǔn)到系統(tǒng)最小頻率范圍內(nèi)時(shí)，鎖定控制電壓并延遲1h，之后再重新進(jìn)行校頻過程[5]。

4 測(cè)試原理及方法

在完成電路的焊接工作后，首先用萬用表對(duì)電路的電源及信號(hào)走線的通斷狀況進(jìn)行全面的檢查，在確認(rèn)無誤的情況下將編寫好的程序分別下載到相應(yīng)的芯片中，在整個(gè)測(cè)試工作中主要用到了個(gè)人計(jì)算機(jī)、高精度時(shí)間間隔計(jì)數(shù)器、示波器、萬用表等設(shè)備及儀器。程序成功下載到芯片中后我們就開始對(duì)系統(tǒng)進(jìn)行正式的運(yùn)行監(jiān)測(cè)，通過安裝在個(gè)人計(jì)算機(jī)上的串口數(shù)據(jù)接收軟件、示波器以及LCM1602C顯示屏，我們對(duì)系統(tǒng)的實(shí)時(shí)運(yùn)行狀態(tài)進(jìn)行觀察與監(jiān)測(cè)，并自動(dòng)記錄數(shù)據(jù)。在運(yùn)行中，一旦發(fā)現(xiàn)數(shù)據(jù)異?；蛘叱霈F(xiàn)系統(tǒng)運(yùn)行錯(cuò)誤的情況，馬上分析原因并對(duì)芯片中的程序做出修正直至系統(tǒng)能穩(wěn)定無誤地運(yùn)行。

可馴頻率源輸出頻率信號(hào)測(cè)試原理如圖5所示。測(cè)試工作需要的儀器與工具主要是可馴頻率源，高精度時(shí)間間隔計(jì)數(shù)器和個(gè)人計(jì)算機(jī)。輔助設(shè)備包括萬用表、示波器等。圖5中可馴頻率源將校準(zhǔn)后的頻率信號(hào)輸送給高精度時(shí)間間隔計(jì)數(shù)器，高精度時(shí)間間隔計(jì)數(shù)器對(duì)接收的頻率信號(hào)進(jìn)行測(cè)量得出頻率值并將該頻率值同步送到個(gè)人計(jì)算機(jī)進(jìn)行記錄，以待后續(xù)分析用。

圖5 可馴鐘輸出頻率信號(hào)測(cè)試原理圖

5 實(shí)驗(yàn)結(jié)果

圖6為我們?cè)O(shè)計(jì)與實(shí)現(xiàn)的可馴頻率源的硬件電路實(shí)物圖。由圖6可以看出，系統(tǒng)采用了ARM和CPLD相組合的數(shù)字集成電路對(duì)壓控振蕩器進(jìn)行馴服，極大地減少了分立器件的使用，從而縮小了電路規(guī)模。

圖6 可馴頻率源硬件電路實(shí)物圖

該電路板采用雙層設(shè)計(jì)，供電電壓為5 V。CPLD芯片采用JTAG（Joint Test Action Group，聯(lián)合測(cè)試行動(dòng)小組）方式進(jìn)行編程和調(diào)試，ARM芯片則使用較為方便的ISP（internet service provider）方式進(jìn)行程序下載。

在工程完成后對(duì)本地壓控晶體振蕩器馴服前后的頻率值進(jìn)行了統(tǒng)計(jì)和分析。本地壓控晶體振蕩器標(biāo)稱頻率10.000MHz，準(zhǔn)確度優(yōu)于1×10-8，壓控電壓范圍2.5V±2.5V，短穩(wěn)優(yōu)于2×10-11，工作電壓 +5×（1±5%）V，工作電流≤3000mA。

在統(tǒng)計(jì)和分析前，首先要對(duì)晶振的頻率值進(jìn)行采集，本地晶振頻率信號(hào)通過串口傳送到計(jì)算機(jī)并由專門的串口調(diào)試工具采集和記錄頻率值。在系統(tǒng)經(jīng)過12h連續(xù)不間斷的運(yùn)行后得到一組頻率值數(shù)據(jù)，然后運(yùn)用軟件MATLAB對(duì)得到的這一組頻率值數(shù)據(jù)進(jìn)行計(jì)算，得出頻率準(zhǔn)確度[6]。其中馴服之前的頻率準(zhǔn)確度為1.756×10-7，馴服之后為1.125×10-8。壓控振蕩器的頻率準(zhǔn)確度較馴服之前提高了一個(gè)數(shù)量級(jí)。表1為晶振校準(zhǔn)前、后穩(wěn)定狀態(tài)的部分?jǐn)?shù)據(jù)。表1中第1欄編號(hào)表示在相應(yīng)頻率數(shù)據(jù)中每隔10 min取樣值編號(hào)，后2欄分別表示校準(zhǔn)前、后記錄的頻率值。

表1 晶振校準(zhǔn)前、后部分?jǐn)?shù)據(jù) Hz

6 結(jié)論

本文在頻率源馴服的設(shè)計(jì)思路和控制方式上與以往可馴鐘的實(shí)現(xiàn)有較大不同。以往系統(tǒng)對(duì)電壓控制字的產(chǎn)生主要通過對(duì)可馴頻率源和參考鐘之間的時(shí)差值進(jìn)行處理而獲得，而本系統(tǒng)的核心是對(duì)晶振輸出頻率的測(cè)量，且不需要高分辨率的時(shí)間間隔計(jì)數(shù)，減少了系統(tǒng)的復(fù)雜度。系統(tǒng)所有的控制信號(hào)均由ARM處理器產(chǎn)生，減少了控制信號(hào)對(duì)信號(hào)源的干擾。本文給出的測(cè)試數(shù)據(jù)和統(tǒng)計(jì)結(jié)果表明，經(jīng)過馴服之后的壓控振蕩器輸出頻率的準(zhǔn)確度相較于馴服之前提高了一個(gè)數(shù)量級(jí)。因此，該方法設(shè)計(jì)的可馴壓控振蕩器可廣泛應(yīng)用于高頻電路系統(tǒng)，如手持通訊設(shè)備、測(cè)量設(shè)備，以及通信導(dǎo)航等領(lǐng)域。

[1] 張帆, 胡永輝, 何在民. GPS可馴鐘的設(shè)計(jì)與實(shí)現(xiàn)[C]//第三屆中國(guó)衛(wèi)星導(dǎo)航學(xué)術(shù)年會(huì)電子文集, 北京: 中國(guó)導(dǎo)航學(xué)術(shù)年會(huì)組委會(huì), 2012.

[2] 李方洲, 張建平. 高精度壓控晶振頻率控制特性分析及控制系統(tǒng)[J]. 電子測(cè)量技術(shù), 2000, 1: 22-24.

[3] 向渝. 數(shù)字可馴鐘系統(tǒng)設(shè)計(jì)與應(yīng)用研究[D]. 西安: 中國(guó)科學(xué)院國(guó)家授時(shí)中心, 2008.?

[4] 謝亮, 蘆旭, 吳成英, 等. 基于ADF4360-8的鎖相環(huán)頻率合成器的設(shè)計(jì)與實(shí)現(xiàn)[J]. 時(shí)間頻率學(xué)報(bào), 2013, 36(2): 75-83.

[5] 王錦標(biāo). 計(jì)算機(jī)控制系統(tǒng)[M]. 北京: 清華大學(xué)出版社, 2008.

[6] 李孝輝, 楊旭海, 劉婭, 等. 時(shí)間頻率信號(hào)的精密測(cè)量[M]. 北京: 科學(xué)出版社, 2010.

[7] 周立功. ARM嵌入式系統(tǒng)基礎(chǔ)教程[M]. 北京: 北京航空航天大學(xué)出版社, 2005．

[8] 譚浩強(qiáng), 張基溫. C語言程序設(shè)計(jì)教程[M]. 3版. 北京: 高等教育出版社, 1991．

Design and implementation of frequency-sourcedisciplining based on ARM

YANGJian-qing1, 2, 3, YANG Xiao-qin4, XIE Liang1, LU Xu1, LIU Biao5, FAN Zhan-you1,2

(1. National Time Service Center, Chinese Academy of Sciences, Xi′an 710600, China;2. Key Laboratory of Precision Navigation and Timing Technology, National Time Service Center,Chinese Academy of Sciences, Xi′an 710600, China;3. University of the Chinese Academy of Sciences, Beijing 100049, China;4. Chinese Center for Disease Control and Prevention, Beijing 102206, China;5. Guidance Aerial Ammunitions Research and Development Center, Chinese Weapon Equipment Group Company, Changsha 410100, China)

Ahardware/softwaredesign and its implementation for frequency-source disciplining based on ARM processor and CPLD(complex programmable logic device) are introduced. Under the control of ARM processor, the control voltage for crystal oscillator is obtained by adopting the digital PID control algorithm, and then the size of step of corresponding voltage control bit is adjusted according to the frequency difference between the measurement and the nominal value, which aims at achieving a fast tamable local crystal oscillator. The experiment results show that the accuracy of the output frequency of the crystal oscillator is improved by one order of magnitude after disciplining, which meets the design requirements.

frequency-sourcedisciplining; accuracy; ARM processor

TN874+.2

A

1674-0637(2014)04-0206-07

10.13875/j.issn.1674-0637.2014-04-0206-07

2013-11-26

國(guó)家自然科學(xué)基金資助項(xiàng)目（10773012）

楊劍青，男，碩士，主要從事量子頻標(biāo)、精密時(shí)間頻率測(cè)量終端技術(shù)的研究。