基于PowerQUICC處理器的高速以太網(wǎng)接口設(shè)計

周玉娟

（中國電子科技集團公司第五十四研究所 河北 石家莊 050081）

基于PowerQUICC處理器的高速以太網(wǎng)接口設(shè)計

周玉娟

（中國電子科技集團公司第五十四研究所 河北 石家莊 050081）

PowerQUICC處理器專門針對融合、兼容和成本問題而設(shè)計。PowerQUICC處理器基于e500 Power Architecture技術(shù)的SoC平臺開發(fā)，采用QUICC Engine技術(shù)和集成安全引擎。重點介紹了一種基于PowerQUICC處理器的高性能通信處理器模塊及在此基礎(chǔ)上實現(xiàn)的2種高速以太網(wǎng)接口，包括用eTSEC實現(xiàn)的高速以太網(wǎng)接口和用QUICC機實現(xiàn)的高速以太網(wǎng)接口，最后通過測試得到了這2種接口的性能，并加以比較。

PowerQUICC eTSEC QUICC機 性能

1 引言

如今基于IP的網(wǎng)絡(luò)技術(shù)正在快速發(fā)展，由于傳統(tǒng)的電路交換網(wǎng)絡(luò)基礎(chǔ)設(shè)施仍在繼續(xù)運行，所以IP網(wǎng)絡(luò)必須與現(xiàn)有基礎(chǔ)設(shè)施無縫融合。設(shè)計采用的高性能PowerQUICC通信處理器專門針對融合、兼容和成本問題設(shè)計，支持多種接口和協(xié)議，并提供他們之間的高性能互連互通。

為適應(yīng)網(wǎng)絡(luò)技術(shù)快速發(fā)展的需求，各控制節(jié)點間應(yīng)該具有高速和實時的數(shù)據(jù)通信能力。由于以太網(wǎng)絡(luò)具有較大的帶寬，可以滿足數(shù)據(jù)傳輸?shù)膶崟r性要求，同時具有通用性強和技術(shù)成熟等優(yōu)點，因此得到廣泛地應(yīng)用。介紹的基于PowerQUICC處理器的2種高速以太網(wǎng)接口具有性能高、使用方便、成本低、研發(fā)周期短和通用性強等特點，可應(yīng)用于多種設(shè)備。

2 高性能通信處理器模塊的實現(xiàn)

基于PowerQUICC處理器的高性能通信處理器模塊將數(shù)據(jù)面及控制面的功能集中到統(tǒng)一的硬件平臺上，特別適合通信網(wǎng)絡(luò)的互連互通、網(wǎng)絡(luò)安全設(shè)計以及對接口和協(xié)議類型多樣性的需求。

此高性能通信處理器模塊主要由高性能CPU[1]、DDR2 SDRAM數(shù)據(jù)存儲器、FLASH存儲器、SDRAM數(shù)據(jù)存儲器、RS-232串行接口、10/100/1000Mbps以太網(wǎng)接口（2個）、功能控制邏輯、上電配置、板間互連連接器和電源等組成，實現(xiàn)功能框圖如圖1所示。

圖1 高性能通信處理器模塊實現(xiàn)功能框圖

高性能CPU最高運行速率高達533 MHz以上，采用PowerQUICC處理器[2]實現(xiàn)；DDR2 SDRAM數(shù)據(jù)存儲器提供512 M字節(jié)的數(shù)據(jù)存儲及32 M字節(jié)的程序存儲，采用MT47H32M16BN-37E-IT實現(xiàn)；程序存儲器和SDRAM數(shù)據(jù)存儲器用于存儲和運行底層硬件驅(qū)動程序和高層協(xié)議處理程序，程序存儲器采用128J3A型FLASH實現(xiàn)，SDRAM數(shù)據(jù)存儲器采用128J3A型SDRAM實現(xiàn)；10/100/1 000 Mbps以太網(wǎng)接口用于傳輸以太網(wǎng)承載的IP業(yè)務(wù)數(shù)據(jù)，采用88E1111-B2-1I000-BAB[3]實現(xiàn)；RS-232串行接口用于傳輸控制與通信信息，采用MAX3232E實現(xiàn)；功能控制邏輯用于進行整個板卡的功能控制，采用EP1C6T144I7實現(xiàn)；上電配置用于傳輸電平信號，采用PTH03030WAD實現(xiàn)；板間互連連接器與高速功能擴展模塊相連，應(yīng)用于性能擴展，采用高密度連接器87024-650實現(xiàn)。

3 2種高速以太網(wǎng)接口的實現(xiàn)

設(shè)計方案中使用增強的三速以太網(wǎng)控制器eTSEC實現(xiàn)一種高速以太網(wǎng)接口，使用QUICC機實現(xiàn)另外一種高速以太網(wǎng)接口。

3.1 用eTSEC實現(xiàn)高速以太網(wǎng)接口

增強的三速以太網(wǎng)控制器（eTSECs）可提供10 Mbps、100 Mbps及1 000 Mbps以太網(wǎng)/IEEE802.3接口速率。每個eTSEC支持多種標準的媒體無關(guān)接口，2個eTSECs可提供靈活的選擇配置，支持不同速度的連通性及控制訪問功能。

eTSEC能夠自動識別與提取承載在以太網(wǎng)上的標準與非標準協(xié)議，包括對IPv4、IPv6與TCP/UDP包的識別及提取。eTSEC還可實現(xiàn)TCP/IP協(xié)議棧的加速。接口模式可配置為MII、GMII、TBI、RTBI、RGMII、RMII、8位FIFO和16位FIFO模式[2]。eTSEC功能模塊結(jié)構(gòu)框圖如圖2所示。

圖2 eTSEC功能模塊結(jié)構(gòu)框圖

用eTSEC實現(xiàn)高速以太網(wǎng)接口，需要對參數(shù)和寄存器等進行設(shè)置，具體如下：①先設(shè)置默認的參數(shù)；于進行buffer descriptor(BD)設(shè)置，BD格式如表1所示；③進行寄存器的初始化及參數(shù)RAM區(qū)的設(shè)置；④設(shè)置使能，進行數(shù)據(jù)的發(fā)送和接收，此時可通過設(shè)置環(huán)回驗證接收的數(shù)據(jù)是否正確。

表1 BD結(jié)構(gòu)示意圖

3.2 用QUICC機實現(xiàn)高速以太網(wǎng)接口

QUICC機技術(shù)是一個可編程片上系統(tǒng)(SoC)功能塊，可以加快通信協(xié)議的運行。它采用2個RISC引擎，而不是1個CPM引擎，提供達到以前4倍的吞吐量。QUICC機技術(shù)則增加了第3層和更高層的功能，以執(zhí)行各種任務(wù)，如互通、轉(zhuǎn)發(fā)、交換和分析，還提供集成的多協(xié)議處理和互通功能，速度高達1.2 GBytes，通過降低輔助Power Architecture處理器內(nèi)核的工作負載來增強整個系統(tǒng)的性能。此外，QUICC機技術(shù)實現(xiàn)了與以前CPM的軟件兼容和微代碼兼容。

QUICC機是PowerQUICC處理器內(nèi)部集成的功能模塊，內(nèi)部集成了多種通信外圍控制器[4]，可集成到芯片中用于構(gòu)建多種功能模塊的設(shè)計，用QUICC機實現(xiàn)高速以太網(wǎng)接口功能模塊結(jié)構(gòu)圖如圖3所示。

圖3 UEC功能模塊結(jié)構(gòu)框圖

用QUICC機實現(xiàn)高速以太網(wǎng)接口，需要對一些參數(shù)和寄存器等進行設(shè)置，具體同eTSEC，但此處需通過配置寄存器進行并行口的初始化。

4 2種高速以太網(wǎng)接口的性能比較

TestCenter測試儀是思博倫公司開發(fā)的一款功能強大的測試管理工具，可以真實地模擬實際網(wǎng)絡(luò)的場景和流量模式的真實鏡像，可以測量網(wǎng)絡(luò)的接入/路由/交換、安全性和移動性等。下面通過SPIRENT TestCenter測試儀測試2種高速以太網(wǎng)口的性能[5,6]，物理連接如圖4所示。

圖4 用SPIRENT TestCenter測試高速以太網(wǎng)接口性能的物理連接圖

圖4中，連接3、5表示ETSEC1與ETSEC2之間3層轉(zhuǎn)發(fā)；連接4、6表示QUICC機UCC1與UCC2之間3層轉(zhuǎn)發(fā)。在電路板和SPIRENT TestCenter測試儀進行相應(yīng)的設(shè)置，啟動測試儀開始側(cè)試。測試結(jié)果如表2和表3所示。

表2 eTSEC實現(xiàn)的高速以太網(wǎng)接口之間三層轉(zhuǎn)發(fā)性能表

表3 QUICC機實現(xiàn)的高速以太網(wǎng)接口之間三層轉(zhuǎn)發(fā)性能表

5 結(jié)束語

提出了基于PowerQUICC處理器的2種高速以太網(wǎng)接口設(shè)計方案。設(shè)計方案具有通用性強、控制方便可靠和成本低等特點。將2種設(shè)計應(yīng)用于測試系統(tǒng)進行實驗驗證，結(jié)果表明都能滿足工程要求，目前2種高速以太網(wǎng)接口都已應(yīng)用到工程中。

[1]戴梅萼.微型計算機技術(shù)及應(yīng)用[M].北京:清華大學出版社, 2008.

[2]PowerQUICC Processor User Manual.Version 1[R].FreeScale Corp,2007.

[3]Integrated 10/100/1000 Ultra Gigabit Ethernet Transceiver. Version H[R].Marvell Corp,2006.

[4]QUICC Engine Block Reference Manual with Protocol Interworking.Version 4.4[R].FreeScale Corp.2012.

[5]SEIFERT R.千兆以太網(wǎng)技術(shù)與應(yīng)用[M].郎波,等,譯.北京:機械工業(yè)出版社,2000.

[6]信息產(chǎn)業(yè)電信傳輸研究所.千兆比以太網(wǎng)交換機測試方法[M].北京:人民郵電出版社,2001.

Design on High-speed Ethernet Interface Based Power on Processor QUICC

ZHOU Yu-juan
(The 54th Research Institute of CETC,Shijiazhuang Hebei 050081,China)

The PowerQUICC processor is specially designed to realize the integration,compatibility and cost reduction.This processor is developed with SoC platform based on e500 Power Architecture technology,and adopts the QUICC Engine technology and the integrated security engine.This paper mainly introduces a high-performance communication processing module based on PowerQUICC processors and two kinds of high-speed Ethernet interfaces based on the processing module,including the high-speed Ethernet interface based on eTSEC and the high-speed Ethernet interface based on QUICC engine.Finally,the performances of two interfaces are tested and compared.

PowerQUICC;eTSEC;QUICC engine;performance

TP393

A

1008-1739(2014)05-54-3

定稿日期：2014-02-12