一種低成本的RC環(huán)形振蕩器

【摘要】本文提出了一種能夠在純數(shù)字CMOS工藝中制造的振蕩器。 通過電荷守恒原理將內(nèi)部節(jié)點的電壓范圍限制在0～VDD之間，使其可以采用低成本的N-阱電阻和MOS電容。測試結(jié)果表明，振蕩器輸出頻率中心值為1MHz，與設(shè)計預期相符。

【關(guān)鍵詞】振蕩器;CMOS;低成本

1.引言

眾所周知，振蕩器在集成電路中占有重要的地位。通過振蕩器的運用，可以產(chǎn)生各種不同頻率的周期性的時鐘信號。振蕩器的實現(xiàn)方式有很多，有通過恒流源對電容充放電，并將電容上的電壓與參考電壓進行比較以此來決定輸出是否翻轉(zhuǎn)的振蕩器[1][2][3][4]。文獻[5]中在通過恒流源對電容充放電的基礎(chǔ)上，采用LDO對振蕩器進行供電，以減小電源電壓變化對頻率的影響。上述兩種方案都需要比較精確的電流和電壓參考，在純數(shù)字CMOS工藝的實現(xiàn)成本也較高。除此以外還有用于PLL的壓控振蕩器（VCO），其頻率范圍較大，不適合作為時鐘發(fā)生器[6][7]。

圖1所示的振蕩器是一種通過電阻點電容充放電實現(xiàn)的振蕩器電路。電路的各個節(jié)點的電壓波形如圖2所示，其中VDD為工作電源電壓。這種結(jié)構(gòu)的振蕩器的優(yōu)點是不需要用到精確的電流和電壓基準，且且其振蕩周期由RC常數(shù)決定，與電源電壓無關(guān)，大約為2.2×R1×C1，成本相對較低。但是從圖2可以看出，節(jié)點VA的電壓范圍為-1/2×VDD到3/2×VDD，超出了0到VDD的范圍，這會導致兩個問題：

（1）當VA的電壓達到3/2×VDD時，反相器INV1中的NMOS的柵源電壓絕對值大于VDD，從而容易使NMOS晶體管的柵極被擊穿，造成電路失效;同理，當VA的的電壓達到-1/2×VDD時，反相器INV1中的PMOS的柵源電壓絕對值也大于VDD，從而容易使PMOS晶體管的柵極被擊穿，造成電路失效。

圖1 現(xiàn)有的RC環(huán)形振蕩器

圖2 現(xiàn)有的RC環(huán)形振蕩器各節(jié)點電壓波形

（2）在CMOS工藝中，電容C1雖然可以有雙多晶電容、MIM電容和MOS電容（多晶-N阱電容）等多種電容被采用，但是雙多晶電容的制造需要在普通的柵極多晶上添加額外的一層絕緣層和多晶層，而MIM電容的制造需要額外的絕緣層和金屬層，因此雙多晶電容和MIM電容在標準的純數(shù)字CMOS工藝的基礎(chǔ)上均需要增加額外的工藝步驟，成本較高;而MOS電容是由單層多晶和N阱組合實現(xiàn)的，可在純數(shù)字CMOS工藝中制造，成本較低。同時由于MOS電容的的電壓系數(shù)較大，為減小多晶-N阱電容受電壓系數(shù)的影響，一般將MOS電容反向并聯(lián)以減小電壓系數(shù)。但是，由于節(jié)點VA的電壓會達到-1/2×VDD，將造成P型襯底和N阱之間的寄生二極管導通，使振蕩器工作不正常[8]。

2.電路設(shè)計

本文對圖1中振蕩器進行了改進，使其能夠在純數(shù)字CMOS工藝中能夠?qū)崿F(xiàn)，有效降低成本。

圖3 改進后的RC環(huán)形振蕩器

如圖3所示，在原有振蕩器的基礎(chǔ)上，在節(jié)點VA和VC之間加入一個反相器INV3和反向并聯(lián)的電容C3、C4。其中C1、C2、C3和C4均為MOS電容。為表述方便，這里將C1、C2組成的電容命名為C12，C3、C4組成的電容命名為C34。并設(shè)VDD為電源電壓， C0為電容C34的容值，電容C12的容值為電容C34容值的m倍，反相器INV1的翻轉(zhuǎn)點電壓值為1/2×VDD，翻轉(zhuǎn)后節(jié)點VA電壓值為VX。

假設(shè)初始狀態(tài)下節(jié)點VB、VD的電壓為VDD，節(jié)點VC電壓為0。在第一階段，當節(jié)點VB通過電阻R1對電容C12和C34充電，使節(jié)點VA電壓上升到反相器INV1的翻轉(zhuǎn)點電壓1/2×VDD時，INV1的輸出節(jié)點VB電壓由高變低，INV2的輸出節(jié)點VC電壓由低變高，INV3的輸出節(jié)點VD由高變低;反之，在緊接著的第二階段，當節(jié)點VB通過電阻R1對電容C12和C34放電，使節(jié)點VA電壓降低到反相器INV1的翻轉(zhuǎn)點1/2×VDD時，INV1的輸出電壓由低變高，INV2的輸出節(jié)點VC電壓由高變低，INV3的輸出節(jié)點VD由低變高。

若沒有INV3和C34的參與，節(jié)點VA的電壓將在-1/2×VDD與3/2×VDD之間變化。經(jīng)過改進后，根據(jù)電荷守恒原理，電容C12和C34翻轉(zhuǎn)前的電荷與翻轉(zhuǎn)后的電荷守恒，第一階段結(jié)束后節(jié)點VA電壓的計算公式如下：

（1）

第二階段結(jié)束后節(jié)點VA電壓的計算公式如下：

（2）

取m=3，那么第一階段結(jié)束時節(jié)點VA的電壓為VDD，第二階段結(jié)束時節(jié)點VA的電壓為0，保證了VA電壓在0～VDD之間，有效解決了MOS管柵極被擊穿和MOS電容寄生二極管導通的問題。

改進后電路各節(jié)點的電壓波形如圖4所示，震蕩周期約為5.55×R1×C0。

圖4 改進后RC環(huán)形振蕩器各節(jié)點電壓波形

3.電路實現(xiàn)與測試

為驗證設(shè)計方法是否正確，本文設(shè)計了一個震蕩頻率為1MHz的振蕩器，取MOS電容C34的電容值C0為1pF，N阱電阻R1阻值為180.2K?。電路采用CSMC 0.18μm標準CMOS工藝制造。封裝后測試結(jié)果表明，振蕩器輸出頻率中心值在1MHz，與設(shè)計預期相符。

4.結(jié)論

本文針對目前片上振蕩器成本較高的現(xiàn)狀，提出了一種能夠在純數(shù)字CMOS工藝中實現(xiàn)的振蕩器，通過電荷守恒原理將內(nèi)部節(jié)點的電壓范圍限制在0～VDD之間，使其可以采用低成本的N-阱電阻和MOS電容。本文先從理論上分析設(shè)計，再用實際電路實現(xiàn)，并在CSMC 0.18μm純數(shù)字CMOS工藝制造，封裝后測試結(jié)果表明，振蕩器輸出頻率中心值為1MHz，與設(shè)計預期相符。

參考文獻

[1]Flynn M P，Lidholm S U，“A 1.2-um CMOS current-controlled oscillator[J]”，IEEE Journal of Solid-State Circuits，0018-9200，Volume 27，Issue 7，1992，Pages 982-987.

[2]Xuan Zhang，Apsel，A.B.，“A Low-Power， Process-and- Temperature-Compensated Ring Oscillator With Addition-Based Current Source”，IEEE Transactions on Circuits and Systems，Part I：Regular Papers，1549-8328，Volume 58，Issue 5，2011，Pages 868-878.

[3]J.Day，P.Vulpoiu，D.K.Johnson，J.Julich，D.Y.C.Lie，“A 65μA 8MHz On-Chip Oscillator with LDO Regulator for Low-Power Handheld SoC Applications”，2008 -9th International Conference on Solid-State and Integrated-Circuit Technology.

[4]A.B.Saied，S.B.Salem，D.S.Masmoudi，“A new CMOS Current Controlled Quadrature Oscillator Based on a MCCII”，Circuits and Systems，2153-1285，Volume 02，Issue 04，2011，Pages 269-273.

[5]Changku HWANG，Masaru KOKUBO，“Low Voltage/Low Power CMOS VCO”，IEICE Transactions on Fundamentals of Electronics，Communications & Computer Sciences，0916-8508，Issue 3，1999，Pages 424-43.

[6]Lee， H.D.Yun，S.-J.Kim，K.-D.Kwon，J.-K.，“Low-noise wideband PLL with dual-mode ring-VCO”，Electronics Letters，0013-5194，Volume 46，Issue 20，2010， Pages 1368-1370.

[7]Yang，Y.-C.Lu，S.-S.，“A Single-VCO Fractional-Frequency Synthesizer for Digital TV Tuners”，EEE Transactions on Industrial Electronics，0278-0046，Volume 57，Issue 9，2010，Pages 3207-3215.

[8]Behzad Razavi，“Design of Analog CMOS Integrated Circuits”，McGraw Hill Higher Education，2000.

作者簡介：周小爽（1978—），男，2006年4月畢業(yè)于浙江大學電路與系統(tǒng)專業(yè)，碩士，現(xiàn)供職于杭州士蘭微電子股份有限公司，主要從事混合信號集成電路設(shè)計。