基于SOPC的八路高速數(shù)據(jù)采集系統(tǒng)

尤慶伸 張持健 江明 陳航

【摘要】隨著信息領(lǐng)域各技術(shù)的發(fā)展，數(shù)據(jù)釆集方面也取得了長足的進(jìn)步，釆集數(shù)據(jù)的信息化是目前社會發(fā)展的主流方向，各種領(lǐng)域都用得到數(shù)據(jù)采集。隨著實時測控系統(tǒng)被廣泛的應(yīng)用，以嵌入式為核心的數(shù)據(jù)采集系統(tǒng)已在測控領(lǐng)域中占到統(tǒng)治地位。本文研究如何利用SOPC技術(shù)來設(shè)計實現(xiàn)多路數(shù)據(jù)采集系統(tǒng)。嵌入式軟核處理器、采集數(shù)據(jù)處理部分和LCD顯示是系統(tǒng)設(shè)計中的三個重要部分。系統(tǒng)中嵌入式軟核CPU的設(shè)計，運(yùn)用Nios II嵌入式軟核處理器控制數(shù)據(jù)釆集系統(tǒng)工作，達(dá)到系統(tǒng)設(shè)計任務(wù)和要求。

【關(guān)鍵詞】SOPC 數(shù)據(jù)采集;NiosⅡ處理器;多路數(shù)據(jù)選擇

1.引言

在二十世紀(jì)九十年代后期，不斷創(chuàng)新和發(fā)展的微電子技術(shù)以及半導(dǎo)體產(chǎn)業(yè)，大大提高了集成電路的生產(chǎn)技術(shù)水平，可編程邏輯器件（PLD）能夠在一個單一的可編程器件實現(xiàn)整個系統(tǒng)，一個完整的單芯片系統(tǒng)（SOC）的概念是指在一個芯片上實現(xiàn)用戶定義的系統(tǒng)。SOC設(shè)計將涵蓋包括微處理器、DSP芯片、存儲器、I/O模塊、混合信號模塊和控制邏輯等。

數(shù)據(jù)采集在現(xiàn)代工業(yè)生產(chǎn)及科學(xué)研究中的重要地位日益突出，并且實時高速數(shù)據(jù)采集的要求也不斷提高。隨著微電子技術(shù)的一系列成就以及微型計算機(jī)的廣泛應(yīng)用，不僅為高速數(shù)據(jù)采集系統(tǒng)的應(yīng)用開拓了廣闊的前景，也對高速數(shù)據(jù)采集技術(shù)的發(fā)展產(chǎn)生了深刻的影響。在現(xiàn)代工業(yè)生產(chǎn)和科學(xué)研究中，對數(shù)據(jù)采集的要求日益提高，在瞬態(tài)信號測量、語音、圖像處理等一些高速、高精度、高實時性的測量中，需要進(jìn)行高速數(shù)據(jù)采集。傳統(tǒng)的數(shù)據(jù)采集方法以單片機(jī)為核心控制多個通道的信號采集、預(yù)處理和數(shù)據(jù)傳輸，由于單片機(jī)處理速度的局限性， 限制了數(shù)在一定程度上據(jù)采集的速度、準(zhǔn)確性和精度。片上可編程系統(tǒng)（System-on-a-Programmable-Chip SOPC）是一種靈活、高效的SOC解決方案， 它將處理器、緩存、存儲器、I/O口、高速總線等功能模塊集成到一個FPGA 器件上，可裁減、擴(kuò)充和升級。具有靈活的設(shè)計方式;還有小容量高速RAM 資源和豐富的IP Core資源供靈活選擇，用戶可以構(gòu)成各種不同的系統(tǒng)，如單處理器、多處理器;還包含部分可編程模擬電路和可編程邏輯資源，用于附加邏輯的實現(xiàn)[1～3]。

本文根據(jù)嵌入式系統(tǒng)的發(fā)展現(xiàn)狀，利用SOPC技術(shù)的特點，將處理器與存儲器以及I/O接口、硬件協(xié)處理器和普通的用戶邏輯等功能模塊在一個FPGA芯片里集成，從而構(gòu)建一個可編程的片上系統(tǒng)。然后利用該技術(shù)在FPGA芯片上進(jìn)行Nios II軟核處理器以及相關(guān)的接口模塊配置從而完成系統(tǒng)的主要硬件電路，結(jié)合系統(tǒng)的軟件設(shè)計來控制硬件。

2.系統(tǒng)總體設(shè)計

通過SOPC技術(shù)而構(gòu)建的多路數(shù)據(jù)采集系統(tǒng)基本上是由前端信號處理器和NiosII處理器及相關(guān)模塊而構(gòu)成的。詳細(xì)系統(tǒng)組成信息如圖2-1所示。在前端信號處理器中，信號衰減放大電路主要負(fù)責(zé)對相關(guān)輸出、輸入信號進(jìn)行合理調(diào)整，保證系統(tǒng)的穩(wěn)定運(yùn)行;濾波器主要負(fù)責(zé)劃分頻率界限;信號采樣主要負(fù)責(zé)現(xiàn)信號數(shù)字化功能。NiosII嵌入式處理器系統(tǒng)包括NiosII CPU、調(diào)試端口（JTAG）、電源模塊、SDRAM控制器、片內(nèi)ROM/RAM、三態(tài)橋、LCD顯示驅(qū)動電路、通用 I/O、CompactFlash 接口、PCI 接口、FIFO 接口等。

圖2-1 系統(tǒng)總體框圖

其中基于SOPC技術(shù)的NiosII處理器是整個系統(tǒng)的核心，主要是運(yùn)用該處理器控制數(shù)據(jù)采集系統(tǒng)工作?；竟ぷ髟硎紫韧ㄟ^傳感器來采集數(shù)據(jù)，通過調(diào)整電路（衰減放大）進(jìn)行信號的穩(wěn)定調(diào)整，再通過濾波器來獲取有用的信號，將信號送入多路模擬開關(guān)，通過多路模擬幵關(guān)來選擇數(shù)據(jù)的輸出，此時的數(shù)據(jù)時模擬的，通過A＼D進(jìn)行模數(shù)轉(zhuǎn)換。通過NiosII來控制數(shù)據(jù)的采集、處理、存儲及顯示。

3.數(shù)據(jù)采集處理設(shè)計

本多路數(shù)據(jù)采集系統(tǒng)由兩大模塊組成，它們分別是前端信號調(diào)整電路和基于Nios II軟核處理器以及各相關(guān)的功能模塊。前端信號調(diào)整電路如圖3-1所示。

圖3-1 前端信號調(diào)整電路

3.1 衰減和放大電路

若要使整個系統(tǒng)能夠最大程度的呈現(xiàn)動態(tài)，必須采用衰減和放大電路的方式，這種方式可以對觀測的信號進(jìn)行適度的擴(kuò)大。其工作原理是以衰減和放大兩個設(shè)備為介質(zhì)，對信號進(jìn)行相應(yīng)的調(diào)整。如小信號要使用放大器進(jìn)行信號的放大，反之，則使用衰減器對其進(jìn)行衰減;此外，為了使通過設(shè)備器進(jìn)行處理過的被測信號不受任何影響，輸入端口在進(jìn)行配置的時候，必須將相應(yīng)的阻抗調(diào)高，此時則需要由高阻變低阻旳變換電路。

前置通道衰減放大電路主要包括開關(guān)、繼電器、衰減器、放大器和運(yùn)放偏置電路等。其框圖如圖3-2所示。

圖3-2 前置通道衰減放大電路框圖

3.2 濾波器電路

信號傳遞的過程要通過高低通濾波器，在經(jīng)過高通濾波器時它的截止頻率是2Hz，然后流向低通濾波器的時候?qū)⑥D(zhuǎn)變?yōu)镮KHz，此時為了獲取所需信號就要借助多路模擬開關(guān)，將其獲取的一系列信號轉(zhuǎn)送入A/D芯片里。經(jīng)過這一路處理和轉(zhuǎn)換后，模擬信號將成功轉(zhuǎn)化為數(shù)字信號，并根據(jù)既定設(shè)置將信號輸出，模擬信號就己經(jīng)轉(zhuǎn)變成為數(shù)字信號被輸出。

3.3 衰減器

信號輸入的變化范圍不是靜態(tài)的，而是一直在較大范圍內(nèi)變化，有時最小可以是幾十毫伏，有時最大也可以是幾十伏特。如此一來，如果沒有好的控制設(shè)備，ADC將難以維持正常的運(yùn)行，因此在這里將使用衰減器對其進(jìn)行處理。通常我們使用的衰減器由高阻和低阻兩種衰減器;其中，高阻衰減器主要對大信號進(jìn)行10倍的衰減處理，如1倍、10倍、100倍……一次類推，它的位置通常在輸入端;而低阻衰減器則是將其衰減到1、2、4、10倍，其位置通常設(shè)置在阻抗變換器的后面。

高阻衰減器電路原理圖如圖所示。其工作原理是基于RC電路，其在進(jìn)行信號衰減時統(tǒng)一經(jīng)過繼電器進(jìn)行轉(zhuǎn)換且為既定倍數(shù)，其不會因為電路形式不同而有任何變化。它的衰減量則是輸出電壓及輸入電壓的商值，同時也和圖中VC1，R1并聯(lián)阻抗與R2、C2和（R3+l/（jwc））并聯(lián)阻抗的分壓商值相等。如果圖中V0和VI的商與R2/（R2+R1）的商相差無幾，可以認(rèn)定為此時，分壓比與頻率是沒有任何關(guān)聯(lián)性的，如此一來，R和C的值就是最佳補(bǔ)償值。通過研究證實，若衰減器是100：1，圖3-3中R1=990KΩ、R2=10.1KΩ、R3=10KΩ、Cl=220pF、C2=82pF、VC=3pF、VC2=10pF。

圖3-3 高阻衰減器電路圖

3.4 放大器

前面被衰減后的信號是在5V范圍內(nèi)，再將其經(jīng)過放大器放大到正負(fù)lOOmV后，其對電路的要求與之前相比要精確的多，頻帶寬度指標(biāo)也要求更寬廣。

主放大器顧名思義，其核心功能就是將信號進(jìn)行放大后，對其進(jìn)行既定偏置，把正負(fù)主100 mV的信號二次進(jìn)行10倍的放大，然后把最終放大值調(diào)整為0～2V的電壓，再提供給A/D。

3.5 Nios II嵌入式軟核處理器系統(tǒng)

所謂的Nios II處理器系統(tǒng)指的就是：在一個芯片上，它包含一個或是多個可配置Nios II CPU軟核、與CPU相連接的片內(nèi)外設(shè)和存儲器以及片外存儲器和外設(shè)相連的接口等[1]。所有組件在一個FPGA芯片上實現(xiàn)。Nios n嵌入式軟核處理器系統(tǒng)主要有三大部分組成，有Nios II處理器和Avalon交換結(jié)構(gòu)總線以及外部設(shè)備。Nios II處理系統(tǒng)的結(jié)構(gòu)圖如圖3-4所示。通過FPGA內(nèi)部的邏輯單元和RAM資源來實現(xiàn)Nois II處理器、總線以及各外部設(shè)備等部件的電路設(shè)計。這是SOPC系統(tǒng)與傳統(tǒng)的SOC系統(tǒng)最大不同。

4.系統(tǒng)仿真波形

系統(tǒng)采集數(shù)據(jù)的仿真效果圖如圖4-1所示，采集樣本數(shù)據(jù)頻率的控制系統(tǒng)通過CLK的外部時鐘實現(xiàn);復(fù)位系統(tǒng)（RESET）的作用為連接系統(tǒng)以外的復(fù)位信號，可以分別控制采樣幵始和結(jié)束：MAX196 WR，RD-ADC，INT-DC和EPM7128（控制邏輯數(shù)據(jù)的芯片）等，實現(xiàn)連接系統(tǒng)的引腳。按照圖4-1所示，完成系統(tǒng)復(fù)位后，輸出數(shù)據(jù)時通過CLK實現(xiàn)，出現(xiàn)A/D轉(zhuǎn)換的次數(shù)增多，F(xiàn)IFO隊列中數(shù)據(jù)信息增加，相反的，若FIFO隊列中存儲量達(dá)到要求后，請求現(xiàn)場可編程門陣列（FPGA）對數(shù)據(jù)中斷，并作出響應(yīng)，同時FIFO隊列中的值在直接內(nèi)存?。―MA）中讀入數(shù)據(jù)，相比可編程門陣列（FPGA）數(shù)據(jù)讀入時速度很快，所以在A/D轉(zhuǎn)換不需要有暫停，這就實現(xiàn)了實時采樣和實時處理。

5.結(jié)束語

在FPGA內(nèi)生成實現(xiàn)CPU是FPGA在今后的發(fā)展中必須要走的道路。事實表明，使用基于Nios處理器核心的SOPC設(shè)計研究能極大地縮短開發(fā)時間，擴(kuò)展了 SOPC系統(tǒng)開發(fā)的靈活性。它設(shè)計非常簡單，設(shè)計時只考慮接口電路以及部分外設(shè)設(shè)備。開發(fā)周比較期短，產(chǎn)品應(yīng)市的時間比較快。系統(tǒng)不需要再對片內(nèi)進(jìn)行電路設(shè)計，這樣開發(fā)時間就會大大的縮短。具有很強(qiáng)的通用性，升級也方便。隨著Nios軟核嵌入式處理器的不斷推出以及其開發(fā)工具的不斷升級，它的性能在一步步進(jìn)行優(yōu)化。而且具有占用空問少、功耗低等優(yōu)勢，可用于多媒體信息處理，信息安全以及嵌入式WEB服務(wù)器等等。

參考文獻(xiàn)

[1]董秀杰，楊艷，周游.FPGA/CPLD選型與設(shè)計優(yōu)化[J].化工自動化與儀表，2009，36（3）：60-63.

[2]袁偉濤，張斌珍，劉文怡.箭載遙測變換器測試臺的設(shè)計與實現(xiàn)[J].電子技術(shù)應(yīng)用，2008，34（2）：87-90.

[3]任勇峰，秦麗，張斌珍.高速PCM 碼信號源及其解碼電路的設(shè)計[J].測試技術(shù)學(xué)報，2001，15（2）：71-74.

[4]Nios II Processer Reference Handbook Altera 公司網(wǎng)站提供資料.

[5]林鵬.SOPC的技術(shù)研究—基于SOPC的數(shù)據(jù)釆集系統(tǒng)[D].天津理工大學(xué)研究生學(xué)位論文，2005.12.

[6]張慧，孫惠章.共享資源NiosII多處理器系統(tǒng)研究[R].陜西：現(xiàn)代電子技術(shù)，2013（16）：52-55.

作者簡介：

尤慶伸（1989—），男，碩士研究生，研究方向：嵌入式開發(fā)與智能控制。

張持?。?964—），男，博士，教授，研究方向：人工智能與自動控制技術(shù)。

江明（1990—），男，碩士研究生，研究方向：人工智能與嵌入式系統(tǒng)。

陳航（1988—），男，碩士研究生，研究方向：嵌入式系統(tǒng)開發(fā)。