某輸出緩沖器的失效分析

蒲 林，高興國，白 璐

（中國電子科技集團(tuán)第24研究所，重慶 400060）

某輸出緩沖器的失效分析

蒲 林，高興國，白 璐

（中國電子科技集團(tuán)第24研究所，重慶 400060）

本文通過對某輸出緩沖器在質(zhì)量一致性檢驗(yàn)中的ESD考核環(huán)節(jié)失效的情況進(jìn)行分析，找到了產(chǎn)品測試系統(tǒng)的異常情況，通過此次分析，進(jìn)一步發(fā)現(xiàn)該產(chǎn)品的ESD保護(hù)設(shè)計(jì)一直以來存在的問題。文中不僅給出了失效機(jī)理，同時(shí)提出了改進(jìn)措施并加以驗(yàn)證。此次失效分析對于同類器件的ESD保護(hù)設(shè)計(jì)，提高其可靠性具有一定的借鑒意義。

輸出緩沖器；ESD；靜電；失效分析

概述

近些年來，關(guān)于電子元器件的失效分析已逐漸發(fā)展成為一個(gè)專門的學(xué)科。作為模擬集成電路設(shè)計(jì)、生產(chǎn)單位，如何在分析儀器、設(shè)備有限的條件下，通過失效分析發(fā)現(xiàn)產(chǎn)品設(shè)計(jì)、測試、生產(chǎn)制造過程中存在的問題，以不斷改進(jìn)產(chǎn)品的設(shè)計(jì)水平和制造工藝，提高產(chǎn)品的可靠性。由于單片模擬集成電路，器件尺寸較小，因此難度較大。

某單位自行設(shè)計(jì)并生產(chǎn)的某型輸出緩沖器是于2009年設(shè)計(jì)定型的老產(chǎn)品項(xiàng)目，從09年產(chǎn)品定型至今，其生產(chǎn)技術(shù)狀態(tài)一直較為穩(wěn)定，產(chǎn)品生產(chǎn)、測試成品率較高，自定型以來該產(chǎn)品在歷次鑒定檢驗(yàn)和質(zhì)量一致性檢驗(yàn)過程中均未發(fā)生過失效。

2011年9 月，某批次該型輸出緩沖器在投入進(jìn)行質(zhì)量一致性檢驗(yàn)的ESD考核試驗(yàn)后測試發(fā)現(xiàn)靜態(tài)電流超出該產(chǎn)品詳細(xì)規(guī)范中該電參數(shù)范圍，即參數(shù)超差，被判為ESD考核失效。由于該產(chǎn)品從未發(fā)生過技術(shù)狀態(tài)更改，而此前的批次在ESD考核時(shí)均未發(fā)生過類似現(xiàn)象，此次失效較為異常，因此對此次失效進(jìn)行了較為詳細(xì)的分析。

1 失效原因分析

此次異常的某輸出緩沖器是多年前設(shè)計(jì)定型的老產(chǎn)品，從設(shè)計(jì)定型至今從未發(fā)生過技術(shù)狀態(tài)更改，而同批芯片此前封裝為成品進(jìn)行的所有檢驗(yàn)項(xiàng)目（含ESD考核試驗(yàn)項(xiàng)目）都未發(fā)生過失效，因此懷疑是測試系統(tǒng)出現(xiàn)異常，故對此次ESD考核試驗(yàn)后的電路使用的測試系統(tǒng)進(jìn)行排查。

經(jīng)詢問生產(chǎn)線上測試人員，此次考核后的ESD試驗(yàn)電路測試時(shí)，由于測試系統(tǒng)在芯片測試間測試芯片（注：芯片與成品可使用同一測試盒，區(qū)別僅在于測試時(shí)使用的夾具不同），因此臨時(shí)搭建了一個(gè)新的測試系統(tǒng)進(jìn)行測試，即此次失效采用的測試系統(tǒng)與此前生產(chǎn)批產(chǎn)品采用的測試系統(tǒng)不同。

1.1 使用新測試系統(tǒng)對幾種電路進(jìn)行對比測試

選擇本次ESD考核失效電路（記為1#）、此前某批次ESD考核合格電路（記為2#）、及與此次考核同批次但未投入ESD試驗(yàn)的電路（記為3#）按照產(chǎn)品詳細(xì)規(guī)范，使用新測試系統(tǒng)進(jìn)行對比測試，測試結(jié)果如表1所示。

從對比測試結(jié)果可以看出：本次ESD考核失效電路（1#）、此前某批次ESD考核合格電路（2#）采用新測試系統(tǒng)測試，靜態(tài)電流均超標(biāo)，而未投入進(jìn)行ESD試驗(yàn)的電路靜態(tài)電流正常，說明ESD試驗(yàn)后電路確實(shí)存在損傷；而此前的某批次ESD考核合格電路（3#）采用新測試系統(tǒng)測試結(jié)果與其當(dāng)時(shí)考核后測試結(jié)果不同，說明新測試系統(tǒng)與原測試系統(tǒng)存在差異。

1.2 新、老測試系統(tǒng)對比

仔細(xì)檢查該輸出緩沖器的原（老）測試系統(tǒng)。原（老）測試系統(tǒng)在設(shè)計(jì)時(shí)由于認(rèn)知不足，僅僅考慮到用戶使用過程中，輸出端通過1kΩ電阻與電源相連，因此為真實(shí)模擬用戶實(shí)際使用情況，該緩沖器產(chǎn)品詳細(xì)規(guī)范中IDD測試原理圖如圖1所示。而從圖1中可以看出，輸出端通過1kΩ電阻與5V電源端的電流表相連，輸入端接5V保證了輸出端1kΩ電阻幾乎不會有 電流通過，保證負(fù)載電流不會影響靜態(tài)電源電流的測試。而在圖1所示測試條件下，未測試輸入為低電平（即輸入為0V）時(shí)的靜態(tài)電流。

表1 電參數(shù)測試結(jié)果

將表1中的430#、835#、503#三只電路采用如圖1所示的原測試系統(tǒng)進(jìn)行測試，測試結(jié)果分別為0.38mA、0.45 mA、0.22 mA，均滿足詳細(xì)規(guī)范要求。也就是說，此次ESD考核異常的電路如果采用原測試系統(tǒng)測試，則滿足詳細(xì)規(guī)范要求，即判電路合格。

再仔細(xì)查看此次為測試ESD考核試驗(yàn)電路開發(fā)的新測試系統(tǒng)，該測試系統(tǒng)在測試靜態(tài)電流時(shí)輸入電壓分別為0V（低電平）和5V（高電平），對兩種情況下的電源電流測試結(jié)果進(jìn)行對比，選擇最大值作為最終輸出結(jié)果。用新測試臺對3只電路再次進(jìn)行測試，結(jié)果3只電路在輸入0V時(shí)電源電流分別為9.28mA、9.70mA、0.22mA，測試結(jié)果與表1一致。說明原測試系統(tǒng)存在設(shè)計(jì)不完善的問題。

1.3 小結(jié)

通過上述對比分析，可以發(fā)現(xiàn)，該輸出緩沖器在ESD試驗(yàn)后其實(shí)一直存在靜態(tài)電流超標(biāo)的情況，而此前的測試系統(tǒng)在設(shè)計(jì)時(shí)未測試輸入為低電平（即輸入為0V）時(shí)的電源電流，因此一直未發(fā)現(xiàn)該產(chǎn)品ESD失效的問題。

圖1 IDD測試電路原理圖

2 ESD損傷情況分析

該緩沖器輸入級原理圖如圖2所示。

該緩沖器輸入端通過上拉電阻R1接到電源，當(dāng)輸入懸空時(shí)默認(rèn)輸入為高電平；R2、D1、D2為靜電保護(hù)電路，為電路內(nèi)部器件提供靜電泄放通路。

根據(jù)表1所示測試結(jié)果，除電源電流外，電路其他參數(shù)均正常。如果電路內(nèi)部及輸出級存在損傷，那么輸出低電平、傳輸延遲時(shí)間測試結(jié)果均會發(fā)生異常，因此可以判斷ESD試驗(yàn)后電路輸入級發(fā)生損傷。根據(jù)圖2所示輸入級電原理圖，N1/P1為輸入級反相器，如果這兩個(gè)MOS管發(fā)生損傷，那么電路將無法接收外界信號、造成電路功能異常；而表1測試顯示電路功能正常，僅靜態(tài)電流超標(biāo)。因此可以判斷ESD損傷部位為R1、R2、D1或D2。

對3只電路進(jìn)一步測試分析，輸入端分別接0V和5V，測試輸入端通過的電流。正常情況下，輸入接5V時(shí)，R1兩端壓差為0，D1/D2均反相截止，此時(shí)輸入端電流為0；輸入接0V時(shí)，D1/D2均反相截止，R1兩端壓差為5V，R1阻值正常為100kΩ，因此輸入端電流為0.05mA。實(shí)際測試時(shí)，輸入為5V時(shí)，3只電路輸入端電流均為0，說明靜電后D2仍然處于反相截止的高阻狀態(tài)；輸入為0V時(shí)，3只電路輸入端電流分別為9.01mA、9.35mA、0.06mA，因此可以進(jìn)一步確定該輸出緩沖器ESD損傷位于R1、R2、D1。

當(dāng)電路進(jìn)行ESD試驗(yàn)時(shí)，外界靜電沖擊從輸入端引入器件內(nèi)部，通過輸入級R1、R2、D1或D2進(jìn)行靜電泄放，當(dāng)靜電沖擊能量大于器件能夠承受的范圍時(shí)，R1、R2或D1發(fā)生損傷，導(dǎo)致輸入端對電源阻抗下降，從而引起ESD試驗(yàn)后產(chǎn)品靜態(tài)電流超標(biāo)。

圖2 某緩沖器輸入級原理圖

3 改進(jìn)設(shè)計(jì)

ESD保護(hù)電路是集成電路芯片上專門用來做靜電放電防護(hù)用的特殊電路，該保護(hù)電路提供ESD電流泄放路徑，以避免在 ESD發(fā)生時(shí)靜電電流流入集成電路內(nèi)部而造成芯片損傷。

通常ESD保護(hù)電路設(shè)計(jì)時(shí)有兩個(gè)基本原則：其一，為每一個(gè)I/O PAD緩沖區(qū)到鄰近的鍵合點(diǎn)以及到電源網(wǎng)絡(luò)（GND或VDD）提供一個(gè)良好的、均勻的、快速的大電流分流通道，該保護(hù)電路瞬間可通過大的電流，如安培量級的電流，且保護(hù)電路自身可以恢復(fù)不能被燒壞；其二，在需要保護(hù)的器件附近提供一個(gè)限流電路與電壓箝位電路，以阻止高壓進(jìn)入器件使柵極和元件遭到破壞。

該緩沖器的輸入級進(jìn)行了全面的ESD保護(hù)設(shè)計(jì)，圖1中D1/D2用于實(shí)現(xiàn)原理一的功能，主要實(shí)現(xiàn)靜電泄放的功能；電阻R2用于實(shí)現(xiàn)原理二的功能，以限流電阻的形式阻止電路內(nèi)部N1/P1柵極承受過高電壓，保護(hù)MOS管柵極。

圖3 輸入級版圖

此外，ESD 結(jié)構(gòu)應(yīng)該具有低阻抗的電流通道，即ESD 防護(hù)電路應(yīng)該盡量靠近鍵合點(diǎn)。當(dāng)外界靜電沖擊電路時(shí)，與內(nèi)部線路相比，ESD防護(hù)電路應(yīng)該具有更低的阻抗，這樣外界靜電沖擊能量才會經(jīng)過ESD保護(hù)電路進(jìn)行泄放。本次失效電路輸入級部分版圖如圖3所示。根據(jù)圖3可知，其中R1為Pwell井電阻，該器件存在一個(gè)寄生二極管，其中二極管P極為電阻的Pwell部分，二極管N極為芯片N型襯底，N型襯底與電源Vdd相連。因此，當(dāng)輸入級收到外界對電源的靜電沖擊時(shí)，鍵合點(diǎn)內(nèi)部存在兩條靜電泄放通路，一條為通過R1寄生二極管到電源Vdd，一條為通過R2相比靜電泄放器件D1/D2到電源。兩條泄放通路相比，上拉電阻通路阻抗相對更低，因此，此時(shí)靜電沖擊將主要通過R1的寄生二極管進(jìn)行泄放。R1面積較小，靜電泄放能力不高，在靜電沖擊過程中容易發(fā)生損傷，導(dǎo)致R1對電源有效阻值下降，引起靜態(tài)電流超標(biāo)。

根據(jù)以上分析，我們對輸入級線路及版圖進(jìn)行改進(jìn)，改進(jìn)后線路及版圖如圖4、圖5所示。

對改進(jìn)后電路進(jìn)行重新流片驗(yàn)證，更改后電路常規(guī)電參數(shù)與更改前一致，但ESD試驗(yàn)后按照新測試臺測試條件進(jìn)行測試，靜態(tài)電流與ESD試驗(yàn)前一致，沒有再出現(xiàn)靜態(tài)電流超標(biāo)的情況，說明器件沒有發(fā)生靜電損傷，前期失效分析結(jié)論得到驗(yàn)證，更改方案有效。

圖4 改進(jìn)后輸入級原理圖

圖5 改進(jìn)后輸入級版圖

4 結(jié)論

此次通過一款老產(chǎn)品在ESD試驗(yàn)后測試的異?，F(xiàn)象的失效分析，發(fā)現(xiàn)了原開發(fā)的測試系統(tǒng)一直存在的缺陷，該產(chǎn)品的ESD保護(hù)設(shè)計(jì)并不合理。通過此次分析，不僅改進(jìn)了測試系統(tǒng)，同時(shí)對該產(chǎn)品的ESD保護(hù)設(shè)計(jì)進(jìn)行了改進(jìn)，經(jīng)重新流片生產(chǎn)、測試驗(yàn)證，改進(jìn)后的產(chǎn)品未再次發(fā)生同類異?，F(xiàn)象，對后續(xù)同類產(chǎn)品的測試開發(fā)、ESD保護(hù)設(shè)計(jì)具有一定的借鑒意義。

[1] 鄭廷圭，劉發(fā)，半導(dǎo)體器件失效機(jī)理及分析方法 [R].機(jī)械電子工業(yè)部第五研究所，1990，12.

[2] 劉恩科，朱秉升，羅晉生. 半導(dǎo)體物理學(xué) [M].北京：電子工業(yè)出版社，2007.

[3] 陳星弼，張慶中，陳勇. 微電子器件 [M]. 北京：電子工業(yè)出版社，2011.

[4] （美）沃爾德曼. ESD電路與器件 [M]. 北京：電子工業(yè)出版社，2008.

蒲 林，中國電子科技集團(tuán)第24研究所，第二事業(yè)部副部長，工程師，研究方向：IC設(shè)計(jì)、測試開發(fā)。

高興國，中國電子科技集團(tuán)第24研究所，第二事業(yè)部，工程師，研究方向：從事IC設(shè)計(jì)工作。

白 璐，中國電子科技集團(tuán)第24研究所，第二事業(yè)部，高工，研究方向：從事電子元器件方面的失效分析以及IC可靠性設(shè)計(jì)工作。

The Failure Analysis on A Type of Output-Buffer

PU Lin，GAO Xing-guo，BAI Lu
（No.24 Research Institute of CETC, Chongqing 400060）

This paper is about the analysis of a type of output-buffer which is failure on ESD test of QCI. Through failure analysis, not only the abnormal condition that existing in the testing system but also the defect of ESD protect circuit design are found. The paper presents the failure mechanism, and gives the suggestions on the design of ESD protect circuit. The conclusions are instructive for the further improvement of reliability for the similar products.

output-buffer；ESD (electro-static discharge)；static electricity；failure analysis

TN306

A

1004-7204（2014）01-0019-04