高職《EDA技術(shù)》課程教學(xué)改革探索

徐學(xué)紅

（河南牧業(yè)經(jīng)濟(jì)學(xué)院（英才校區(qū)）應(yīng)用電子系，河南 鄭州 450044）

EDA（Electronic Design Automation）技術(shù)，即電子設(shè)計(jì)自動(dòng)化技術(shù)，是融合了電子、計(jì)算機(jī)、信息處理等多種技術(shù)的一門新技術(shù)，涉及知識(shí)面較寬，應(yīng)用領(lǐng)域廣，且發(fā)展迅速，是電子信息類專業(yè)學(xué)生必須掌握的一門重要專業(yè)技能。對(duì)于高職類學(xué)生來(lái)說(shuō)，如何在有限的學(xué)時(shí)內(nèi)掌握EDA 技術(shù)并能進(jìn)行數(shù)字系統(tǒng)的設(shè)計(jì)，是EDA 技術(shù)課程的教學(xué)目標(biāo)。 在教學(xué)中合理把握EDA 技術(shù)的特點(diǎn)、加強(qiáng)教學(xué)改革，有助于培養(yǎng)學(xué)生的技術(shù)應(yīng)用能力和實(shí)踐操作技能。

1 課程教學(xué)改革思路

EDA 技術(shù)是應(yīng)用相關(guān)操作軟件高效地完成CPLD/FPGA 的編程從而實(shí)現(xiàn)硬件電路設(shè)計(jì)的技術(shù)，其顯著特點(diǎn)是軟、硬結(jié)合，如何在教學(xué)過(guò)程中讓學(xué)生既能把握硬件、熟悉軟件、掌握編程語(yǔ)言非常重要。教學(xué)內(nèi)容的選取、教學(xué)模式、教學(xué)方法、實(shí)踐教學(xué)的設(shè)計(jì)均應(yīng)按照“加強(qiáng)基礎(chǔ)、突出應(yīng)用、提高素質(zhì)、培養(yǎng)能力”的原則，通過(guò)針對(duì)性的應(yīng)用實(shí)例，循序漸進(jìn)，實(shí)現(xiàn)從軟件到硬件系統(tǒng)的設(shè)計(jì)，讓學(xué)生熟練掌握EDA 技術(shù)的應(yīng)用、深刻理解現(xiàn)代數(shù)字系統(tǒng)設(shè)計(jì)方法。

2 課程教學(xué)改革措施

2.1 優(yōu)化教學(xué)內(nèi)容，以“應(yīng)用”為主線

EDA 技術(shù)課程教學(xué)內(nèi)容豐富，涵蓋數(shù)字電路、PLD、EDA 開(kāi)發(fā)環(huán)境、HDL 語(yǔ)言程序設(shè)計(jì)等。 目前， 多數(shù)教材基本上是圍繞CPLD/FPGA 的結(jié)構(gòu)原理及其編程與配置展開(kāi)的。 因?yàn)檎n程的學(xué)時(shí)數(shù)有限，對(duì)于高職類學(xué)生來(lái)說(shuō)，教學(xué)內(nèi)容應(yīng)重點(diǎn)放在實(shí)際應(yīng)用中涉及到的通用性較強(qiáng)的接口電路及編程應(yīng)用上， 以培養(yǎng)學(xué)生的技術(shù)應(yīng)用能力為目標(biāo)。

EDA 技術(shù)的學(xué)習(xí)難點(diǎn)在于CPLD/FPGA 的結(jié)構(gòu)和原理。 對(duì)這部分教學(xué)內(nèi)容，應(yīng)該進(jìn)行有效的取舍，做到讓學(xué)生簡(jiǎn)單了解就夠了， 而學(xué)生需要掌握的是進(jìn)行系統(tǒng)設(shè)計(jì)時(shí)CPLD/FPGA 的選型、器件特性、引腳屬性等問(wèn)題，以及器件周圍硬件接口電路的結(jié)構(gòu)、連接問(wèn)題。目前關(guān)于CPLD/FPGA 的中文資料較少，所以引導(dǎo)學(xué)生學(xué)會(huì)從相關(guān)網(wǎng)站查閱資料非常重要。 器件選型、特性參數(shù)確定后，設(shè)計(jì)CPLD/FPGA 正常工作所必須的最小系統(tǒng)是非常必要的。

EDA 技術(shù)的學(xué)習(xí)重點(diǎn)在于HDL 語(yǔ)言，目前，教材一般選用工程設(shè)計(jì)中常用的VHDL 或Verilog HDL。 教材上的程序一般較為簡(jiǎn)單，具有代表性、通用性，可以作為基礎(chǔ)性的學(xué)習(xí)。 如果教學(xué)內(nèi)容僅限于教材， 多數(shù)同學(xué)對(duì)稍微復(fù)雜的系統(tǒng)編程仍然無(wú)從下手。所以，選取一至兩個(gè)綜合系統(tǒng)源程序作為精講內(nèi)容，比如，數(shù)字鐘的程序設(shè)計(jì)， 可以有效提高學(xué)生對(duì)實(shí)際綜合題目的編程能力。

2.2 改革教學(xué)模式，以“做”為主導(dǎo)

EDA 技術(shù)的實(shí)踐性較強(qiáng)，傳統(tǒng)的授課模式容易造成理論與實(shí)踐的脫節(jié)，因此，對(duì)于CPLD/FPGA 的結(jié)構(gòu)與原理部分的學(xué)習(xí)，除了掌握器件的基本參數(shù)外， 還應(yīng)該讓學(xué)生用Protel 等軟件把CPLD/FPGA 最小系統(tǒng)的原理圖、PCB 圖繪制出來(lái)， 然后對(duì)最小系統(tǒng)板進(jìn)行制作與焊接。 CPLD/FPGA 最小系統(tǒng)包含了CPLD/FPGA 能正常工作的電源電路、時(shí)鐘電路、復(fù)位電路、JTAG 接口電路等， 是實(shí)現(xiàn)所有實(shí)際應(yīng)用的核心部分。 學(xué)生只有通過(guò)自己“做”，才能真正理解CPLD/FPGA 外圍電路的作用與原理，才能真正掌握CPLD/FPGA 進(jìn)行電子系統(tǒng)設(shè)計(jì)時(shí)硬件電路的結(jié)構(gòu)與連接方法。

對(duì)于EDA 開(kāi)發(fā)環(huán)境和HDL 的學(xué)習(xí)， 建議授課過(guò)程安排在實(shí)驗(yàn)室進(jìn)行，遵循“理論-實(shí)踐-理論”的認(rèn)知規(guī)律。 比如，QuartusⅡ軟件的學(xué)習(xí)，如果先在普通多媒體教室進(jìn)行講解、再去實(shí)驗(yàn)室練習(xí)，學(xué)生對(duì)于大量操作細(xì)節(jié)容易忘記。 對(duì)于HDL 語(yǔ)言的學(xué)習(xí)，在實(shí)驗(yàn)室集中一部分時(shí)間結(jié)合實(shí)例演示講授理論知識(shí)， 然后由學(xué)生進(jìn)行簡(jiǎn)單實(shí)例的編程、仿真、實(shí)驗(yàn)箱上驗(yàn)證。 使學(xué)生在不斷調(diào)試程序的過(guò)程中學(xué)習(xí)語(yǔ)法要點(diǎn)，積累編程技巧和經(jīng)驗(yàn)。 最后教師再針對(duì)實(shí)驗(yàn)出現(xiàn)的一些共性問(wèn)題和設(shè)計(jì)難點(diǎn)進(jìn)行講評(píng)， 使學(xué)生能更加深刻地理解、鞏固所學(xué)知識(shí)。

2.3 改善教學(xué)方法，以“項(xiàng)目導(dǎo)向”為中心

“項(xiàng)目導(dǎo)向” 教學(xué)模式是設(shè)計(jì)和選取生產(chǎn)實(shí)踐中具有典型意義的“項(xiàng)目”作為載體，把教學(xué)內(nèi)容包括的知識(shí)和技能融合在項(xiàng)目中，通過(guò)完成項(xiàng)目中的工作任務(wù)達(dá)到教學(xué)目標(biāo)的教學(xué)方法。針對(duì)EDA 技術(shù)的特點(diǎn)，項(xiàng)目個(gè)數(shù)不必太多，但具有一定的深度。項(xiàng)目任務(wù)的編排按照知識(shí)點(diǎn)與技能要求由簡(jiǎn)到繁、由易到難，每個(gè)任務(wù)以某個(gè)重點(diǎn)知識(shí)的應(yīng)用為主線。

比如，數(shù)字鐘電路，從原理到設(shè)計(jì)雖然比較簡(jiǎn)單，但幾乎完全覆蓋EDA 技術(shù)的核心內(nèi)容。 其知識(shí)模塊可劃分為：分頻電路、計(jì)數(shù)器、譯碼器、串行掃描、消抖動(dòng)電路等，外部接口電路涉及7段數(shù)碼管的顯示驅(qū)動(dòng)及其掃描電路、蜂鳴器電路、按鍵及其指示燈電路。 對(duì)于計(jì)數(shù)器的學(xué)習(xí)，首先講解4 位二進(jìn)制加法計(jì)數(shù)器，讓學(xué)生了解HDL 程序的基本結(jié)構(gòu)及相應(yīng)的語(yǔ)法現(xiàn)象；接著引出IF 語(yǔ)句講解2 位十進(jìn)制計(jì)數(shù)器， 讓學(xué)生模仿設(shè)計(jì)12 歸1 電路、59 歸0 電路等；然后完成時(shí)、分、秒計(jì)數(shù)模塊的設(shè)計(jì)。 依次分別完成數(shù)字鐘的分頻、模式選擇、時(shí)間調(diào)整、定鬧、整點(diǎn)報(bào)時(shí)等項(xiàng)目任務(wù)后，講解層次化設(shè)計(jì)方法，完成數(shù)字鐘的整體設(shè)計(jì)。 這樣由總到分，再由分到總，使學(xué)生感到學(xué)習(xí)過(guò)程是一個(gè)不斷成功地完成項(xiàng)目任務(wù)的過(guò)程，能充分激發(fā)學(xué)生的學(xué)習(xí)興趣，提高學(xué)習(xí)的主動(dòng)性和目的性。

2.4 改革實(shí)踐教學(xué)，以“能力培養(yǎng)”為重點(diǎn)

實(shí)踐教學(xué)是把理論知識(shí)轉(zhuǎn)化為實(shí)際應(yīng)用能力的重要環(huán)節(jié)，針對(duì)EDA 技術(shù)的特點(diǎn)，其實(shí)驗(yàn)內(nèi)容、實(shí)驗(yàn)方式應(yīng)區(qū)別于其他課程，實(shí)驗(yàn)可分為基礎(chǔ)型、設(shè)計(jì)型、綜合型三個(gè)層次。

基礎(chǔ)型實(shí)驗(yàn)，可在實(shí)驗(yàn)箱上進(jìn)行，主要以驗(yàn)證型及簡(jiǎn)單擴(kuò)充型實(shí)驗(yàn)為主，比如，“數(shù)字鐘”的各個(gè)知識(shí)模塊及在此基礎(chǔ)上設(shè)計(jì)的減法計(jì)數(shù)器等， 實(shí)驗(yàn)時(shí)間應(yīng)在所授知識(shí)點(diǎn)的講解之后盡快進(jìn)行，以便學(xué)生及時(shí)鞏固、加深理解。

設(shè)計(jì)型實(shí)驗(yàn)， 以學(xué)生熟練掌握HDL 編程要領(lǐng)和語(yǔ)法要點(diǎn)為目標(biāo)，比如，數(shù)字秒表電路、流水燈電路等，實(shí)驗(yàn)應(yīng)該安排在章節(jié)或單元內(nèi)容學(xué)習(xí)結(jié)束之后進(jìn)行，這類實(shí)驗(yàn)可在實(shí)驗(yàn)箱上進(jìn)行，但學(xué)生親手設(shè)計(jì)制作的最小系統(tǒng)板是更好的實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)。 比如，秒表電路，可以借助萬(wàn)用板設(shè)計(jì)焊接7 段數(shù)碼管的驅(qū)動(dòng)電路以及計(jì)時(shí)的開(kāi)始、停止等控制按鍵電路，然后把最小系統(tǒng)板上相應(yīng)的I/O 口與萬(wàn)用板上的相應(yīng)端子用杜邦線連接起來(lái)， 即可實(shí)現(xiàn)實(shí)際的秒表設(shè)計(jì)制作了。通過(guò)這種形式，學(xué)生不僅學(xué)會(huì)了相應(yīng)的HDL 知識(shí)，還掌握了7 段數(shù)碼管的顯示與驅(qū)動(dòng)原理以及相應(yīng)電路的連接方法， 容易激發(fā)學(xué)生的學(xué)習(xí)興趣及深入探討的積極性。再如，流水燈電路，仍用最小系統(tǒng)板為平臺(tái)，在萬(wàn)用板上設(shè)計(jì)制作發(fā)光二極管驅(qū)動(dòng)及控制按鍵電路，杜邦線連接實(shí)現(xiàn)。 以此方法，最小系統(tǒng)板連接上不同的外圍電路，可以實(shí)現(xiàn)不同的設(shè)計(jì)，既增加了實(shí)踐操作的靈活性， 又強(qiáng)化了學(xué)生對(duì)基本數(shù)字單元的應(yīng)用能力。

綜合型實(shí)驗(yàn)， 培養(yǎng)學(xué)生運(yùn)用EDA 技術(shù)設(shè)計(jì)復(fù)雜數(shù)字系統(tǒng)的能力， 實(shí)驗(yàn)內(nèi)容可涉及運(yùn)用傳感器進(jìn)行數(shù)據(jù)采集與控制、CPLD/FPGA 與單片機(jī)之間的通信等，實(shí)驗(yàn)應(yīng)在課堂教學(xué)結(jié)束后用幾周的時(shí)間進(jìn)行， 要求學(xué)生結(jié)合最小系統(tǒng)板以實(shí)物的形式制作出產(chǎn)品，以提高學(xué)生的系統(tǒng)綜合設(shè)計(jì)能力。

3 課程改革的注意事項(xiàng)

項(xiàng)目要盡可能貼近企業(yè)的生產(chǎn)實(shí)際或來(lái)源于日常生活；項(xiàng)目設(shè)計(jì)要有明確的能力培養(yǎng)目標(biāo)， 即項(xiàng)目所劃分的每個(gè)知識(shí)模塊能完成相對(duì)應(yīng)的能力培養(yǎng)； 項(xiàng)目所劃分的知識(shí)模塊要有漸進(jìn)性，要根據(jù)認(rèn)知規(guī)律，從簡(jiǎn)單到復(fù)雜，從單一到綜合。

課程改革要有良好的實(shí)驗(yàn)實(shí)訓(xùn)環(huán)境，在實(shí)驗(yàn)實(shí)訓(xùn)室中不僅需要具備足夠數(shù)量的EDA 技術(shù)實(shí)驗(yàn)箱或開(kāi)發(fā)套件、PC 機(jī)，還需配備多媒體教學(xué)設(shè)備，方便教師進(jìn)行講解指導(dǎo)。 而且，為了保證學(xué)生CPLD/FPGA 最小系統(tǒng)板和外圍接口電路的制作與調(diào)試，還需提供相應(yīng)的焊接設(shè)備與場(chǎng)地。

4 結(jié)語(yǔ)

EDA 技術(shù)是一門新技術(shù)、新方法，其教學(xué)應(yīng)充分考慮其實(shí)踐性強(qiáng)、應(yīng)用領(lǐng)域廣的特點(diǎn)及學(xué)生自身的情況，以現(xiàn)實(shí)生活中的實(shí)際問(wèn)題為素材，以“應(yīng)用”為主線，通過(guò)“做”實(shí)現(xiàn)學(xué)生對(duì)知識(shí)和技能的掌握。 實(shí)踐證明，通過(guò)教學(xué)改革，大大提高了學(xué)生的技術(shù)應(yīng)用能力和實(shí)踐操作技能。

[1]潘松.EDA 技術(shù)實(shí)用教程：Verilog HDL 版[M].北京:科學(xué)出版社，2010.

[2]劉婭琴，林霖.EDA 課程教學(xué)探索和實(shí)踐[J].電氣電子教學(xué)學(xué)報(bào)，2010，32（4）:34-35.

[3]徐學(xué)紅.“項(xiàng)目導(dǎo)向”教學(xué)模式在EDA 技術(shù)課程中的應(yīng)用[J].中國(guó)電力教育，2013（10）：108-109.