基于VPX的6U信號處理系統(tǒng)設(shè)計(jì)

茍歡敏，薛 培，楊 芳

（中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

基于VPX的6U信號處理系統(tǒng)設(shè)計(jì)

茍歡敏，薛 培，楊 芳

（中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

VPX總線標(biāo)準(zhǔn)具有帶寬高、實(shí)時(shí)性強(qiáng)、拓?fù)浣Y(jié)構(gòu)靈活、通用性強(qiáng)、抗惡劣環(huán)境能力強(qiáng)等優(yōu)點(diǎn)，代表著新一代軍用綜合信息處理平臺系統(tǒng)的發(fā)展方向[1]。設(shè)計(jì)一種基于VPX標(biāo)準(zhǔn)的6U信號處理系統(tǒng)，該系統(tǒng)提供了高帶寬，支持串行Rapid IO以及PCIE等高速數(shù)據(jù)傳輸，為數(shù)據(jù)的高速交換提供了可能，滿足了現(xiàn)代雷達(dá)、圖像等信號處理系統(tǒng)對帶寬和數(shù)據(jù)處理能力的要求。

信號處理；VPX；串行Rapid IO；PCIE

1 引言

隨著信息技術(shù)的發(fā)展，對于信號處理系統(tǒng)處理器的處理能力、系統(tǒng)數(shù)據(jù)帶寬、系統(tǒng)可重構(gòu)能力提出了更高要求[1]，尤其在蓬勃發(fā)展的電信、航天和航空領(lǐng)域。傳統(tǒng)的總線結(jié)構(gòu)已不適應(yīng)當(dāng)前系統(tǒng)的要求[2]?；赩PX標(biāo)準(zhǔn)的信號處理平臺具備強(qiáng)大的信號處理、數(shù)據(jù)處理能力，以及I/O能力和高性能網(wǎng)絡(luò)交換能力。正因如此，VPX標(biāo)準(zhǔn)代表了新一代綜合信息處理平臺系統(tǒng)的發(fā)展趨勢和方向[3]。

2 VPX總線介紹

高速串行VITA46總線標(biāo)準(zhǔn)，相對于VME總線架構(gòu)而言，具有更大的數(shù)據(jù)吞吐能力和交換能力、更好的散熱性能和更高功率的插槽，充分滿足了信號處理系統(tǒng)對帶寬和運(yùn)算處理能力的要求。VPX標(biāo)準(zhǔn)全部采用高速高密度接插件，串行可達(dá)10 Gbps，大幅度提高了系統(tǒng)帶寬及系統(tǒng)設(shè)計(jì)的靈活性，支持高速串行Rapid IO、PCIE通信協(xié)議等，定義了交換槽，支持集中式及分布式等交換方式[4]。VPX總線標(biāo)準(zhǔn)具有以下突出優(yōu)點(diǎn)和先進(jìn)性：

（1）具備強(qiáng)大的I/O能力和高性能網(wǎng)絡(luò)交換能力來支持更高的背板帶寬，為信號處理提供了足夠的帶寬和處理能力。VPX標(biāo)準(zhǔn)可全面支持當(dāng)前的高速串行互聯(lián)標(biāo)準(zhǔn)，這些標(biāo)準(zhǔn)包括SRIO、PCIE、Rocket IO、G bit Ethernet等，同時(shí)大大增加了用戶可定義的I/O針數(shù)，為未來的升級擴(kuò)展提供了充分的空間。（2）VPX標(biāo)準(zhǔn)對VPX板卡的外形尺寸、背板的拓?fù)浣Y(jié)構(gòu)、支持各種串行標(biāo)準(zhǔn)協(xié)議時(shí)的電源插座等都作了詳細(xì)的定義，這為信號處理平臺的通用化打下堅(jiān)實(shí)基礎(chǔ)。（3）VPX標(biāo)準(zhǔn)專門針對關(guān)鍵高性能系統(tǒng)制定，其優(yōu)秀的散熱性能和高可靠的連接器帶給系統(tǒng)超強(qiáng)的穩(wěn)定性，同時(shí)具有結(jié)構(gòu)堅(jiān)固緊湊、磁兼容性好、強(qiáng)化電路板和超大功率設(shè)計(jì)等特點(diǎn)[3]。

3 信號處理系統(tǒng)設(shè)計(jì)

本文在VPX總線標(biāo)準(zhǔn)體系下，構(gòu)建了一種新型的高性能處理系統(tǒng)，系統(tǒng)采用多塊板卡并行處理、以完成實(shí)時(shí)處理任務(wù)，各板卡通過VPX背板實(shí)現(xiàn)內(nèi)部數(shù)據(jù)交互。整個(gè)系統(tǒng)采用全網(wǎng)絡(luò)結(jié)構(gòu)，通過SRIO、PCIE、Rocket IO、CAN、RS-422、LVDS和GPIO等接口進(jìn)行內(nèi)部數(shù)據(jù)連通，既能保證高的傳輸帶寬，又具有高的可靠性[5]。整個(gè)系統(tǒng)組成包括VPX機(jī)箱、接口板、信號處理板和CPU板。VPX機(jī)箱采用5U加固式機(jī)箱，電源采用雙冗余電源設(shè)計(jì)，VPX板卡通過帶定位銷、導(dǎo)軌安裝。所有板卡安裝在VPX機(jī)箱內(nèi)部[4]。系統(tǒng)處理流程為：數(shù)據(jù)輸入到接口板，然后接口板將處理后的數(shù)據(jù)傳送到多塊信號處理板，信號處理板再將處理后的數(shù)據(jù)傳送給接口板輸出。

3.1整體方案

信號處理系統(tǒng)采用1塊接口板+3塊信號處理板+1塊CPU板的結(jié)構(gòu)進(jìn)行設(shè)計(jì)。各板卡之間采用6U 5槽VPX背板進(jìn)行連接。接口板負(fù)責(zé)完成對外對內(nèi)的信息傳輸和指令交互，3塊信號處理板主要完成相應(yīng)的信號處理，接口板和信號處理板間通過SRIO網(wǎng)絡(luò)進(jìn)行圖像的廣播式傳輸和指令信息的點(diǎn)對點(diǎn)交互，CPU板實(shí)現(xiàn)對信號處理板上DSP的程序加載及監(jiān)控，信號處理系統(tǒng)連接架構(gòu)如圖1所示。

3.2接口板設(shè)計(jì)

接口板主要實(shí)現(xiàn)對外、對內(nèi)的接口通信功能，將接收到的信息發(fā)送給信號處理板進(jìn)行處理。接口板以兩塊FPGA為核心，通過FPGA完成對控制命令的解析分發(fā)和信號數(shù)據(jù)流的傳遞，板內(nèi)還需要DDR存儲器完成信息存儲操作，以實(shí)現(xiàn)對數(shù)據(jù)的緩存處理。接口板結(jié)構(gòu)框圖如圖2所示。

圖1 信號處理系統(tǒng)連接架構(gòu)框圖

3.3信號處理板

信號處理板是信號處理的核心組件，實(shí)現(xiàn)3塊信號處理板進(jìn)行相應(yīng)的信號處理。信號處理板采用4 DSP+2 FPGA架構(gòu)，F(xiàn)PGA與DSP間通過SRIO 交換芯片連接，并與背板的SRIO信號相連，形成可以數(shù)據(jù)交互的SRIO網(wǎng)絡(luò)，方便數(shù)據(jù)傳輸。信號處理板結(jié)構(gòu)如圖3所示。

3.4 CPU板

CPU板是系統(tǒng)調(diào)試的重要手段。CPU板通過PCIE網(wǎng)絡(luò)可以實(shí)現(xiàn)對信號處理板卡上DSP程序加載、讀寫內(nèi)存等調(diào)試操作，每個(gè)信號處理板上的DSP也可以通過PCIE網(wǎng)絡(luò)將處理結(jié)果上傳到CPU板進(jìn)行結(jié)果顯示，方便系統(tǒng)調(diào)試。CPU板結(jié)構(gòu)圖如圖4所示。

3.5內(nèi)部接口設(shè)計(jì)

內(nèi)部接口是通過各板卡底板接插件和VPX背板實(shí)現(xiàn)內(nèi)部數(shù)據(jù)交互，主要包括SRIO網(wǎng)絡(luò)、PCIE網(wǎng)絡(luò)、Rocket IO接口、CAN接口、RS-422接口、LVDS接口和GPIO接口進(jìn)行內(nèi)部數(shù)據(jù)連通。背板信號連接關(guān)系如圖5所示。

SRIO網(wǎng)絡(luò)是信號處理系統(tǒng)內(nèi)部數(shù)據(jù)交換的核心，通過利用SRIO 交換芯片與VPX背板設(shè)計(jì)SRIO的全網(wǎng)絡(luò)結(jié)構(gòu)來實(shí)現(xiàn)接口板上的FPGA與信號處理板的FPGA、DSP間的數(shù)據(jù)交互。

通過進(jìn)行相應(yīng)的芯片配置，保證SRIO網(wǎng)絡(luò)傳輸速率2.5 Gbps，內(nèi)部SRIO網(wǎng)絡(luò)連接如圖6所示。

圖2 接口板結(jié)構(gòu)框圖

圖3 信號處理板結(jié)構(gòu)框圖

3.6機(jī)箱背板設(shè)計(jì)

機(jī)箱是整個(gè)信號處理系統(tǒng)的安裝平臺，應(yīng)該嚴(yán)格保證系統(tǒng)的結(jié)構(gòu)堅(jiān)固、工作穩(wěn)定、散熱充分等要求。該系統(tǒng)由5U 標(biāo)準(zhǔn)19”VPX機(jī)箱、6U 5槽定制VPX背板、定制模塊電源組成，并采用高性能風(fēng)導(dǎo)冷散熱設(shè)計(jì)，滿足高性能應(yīng)用需求。

圖4 CPU板結(jié)構(gòu)框圖

圖5 VPX背板連接框圖

圖6 內(nèi)部SRIO網(wǎng)絡(luò)連接示意圖

3.6.1 機(jī)箱設(shè)計(jì)

機(jī)箱采用高強(qiáng)度鋁鎂合金型材，機(jī)箱內(nèi)安裝定制VPX背板，支持5塊標(biāo)準(zhǔn)6U VPX板卡，由機(jī)箱前部水平插拔；機(jī)箱內(nèi)部的導(dǎo)冷卡架，用于安裝導(dǎo)冷板卡和散熱。機(jī)箱電源采用定制模塊電源，支持18~36 V寬電源輸入，工作穩(wěn)定、可靠。電源供電方式采用螺柱接線形式，滿足沖擊、振動等惡劣環(huán)境要求。

3.6.2 背板設(shè)計(jì)

背板遵循VITA46，支持6U歐洲標(biāo)準(zhǔn)卡，在機(jī)箱內(nèi)水平安裝，采用水平插卡方式；支持Serial Rapid IO、PCI Express等高速串行協(xié)議；背板支持的速率為2.5 Gbps。背板布局示意圖如圖8所示。

圖7 機(jī)箱結(jié)構(gòu)示意圖

圖8 背板布局示意圖

4 系統(tǒng)驗(yàn)證

本文所設(shè)計(jì)的信號處理系統(tǒng)最終實(shí)物如圖9，主要完成顯控系統(tǒng)和光電前端間的指令分發(fā)與圖像傳輸，并對圖像信息進(jìn)行實(shí)時(shí)處理，同時(shí)本信號處理系統(tǒng)需要具備靈活性、可拓展性、易實(shí)施性、體積小、質(zhì)量輕、功耗低等特點(diǎn)。

圖9 信號處理系統(tǒng)實(shí)物圖

4.1 SRIO網(wǎng)絡(luò)測試

系統(tǒng)內(nèi)Rapid IO的互連關(guān)系如圖10所示。系統(tǒng)中有3片交換芯片互聯(lián)，通過對交換芯片不同類型ID分配來實(shí)現(xiàn)不同的數(shù)據(jù)流功能。通過測試，配置不同數(shù)據(jù)流模式，實(shí)現(xiàn)了接口板FPGA向3個(gè)DSP板的12片6455和6片F(xiàn)PGA廣播發(fā)送同樣的數(shù)據(jù)；系統(tǒng)內(nèi)1片接口板FPGA、12片6455和6片F(xiàn)PGA不定時(shí)的點(diǎn)對點(diǎn)互相發(fā)送數(shù)據(jù)；接口板FPGA向其中1片DSP0發(fā)送數(shù)據(jù)，DSP0預(yù)處理后，廣播發(fā)送到其他11片DSP和6片F(xiàn)PGA；可見接口板和信號處理板間通過SRIO網(wǎng)絡(luò)可以可靠地進(jìn)行圖像的廣播式傳輸和指令信息的點(diǎn)對點(diǎn)交互。

4.2 PCIE網(wǎng)絡(luò)測試

信號處理板通過CPU板采用PCIE總線進(jìn)行調(diào)試，其中通過上位機(jī)軟件可以進(jìn)行信號處理板卡的DSP程序加載、復(fù)位，信號處理板讀寫DSP內(nèi)存功能，信號處理板內(nèi)存數(shù)據(jù)圖像化顯示。使用上位機(jī)軟件對信號處理板卡進(jìn)行測試的示意圖如圖11所示。

圖10 Rapid IO的互連關(guān)系圖

圖11 上位機(jī)軟件測試示意圖

服務(wù)器端界面如圖12所示。

客戶端界面如圖13所示。

圖12 服務(wù)器端界面

上位機(jī)軟件的測試過程如下：

（1）服務(wù)器端開啟服務(wù)，查看開啟日志判斷是否開啟成功；（2）客戶端與服務(wù)器端通過IP地址建立連接；（3）客戶端掃描系統(tǒng)中的板卡個(gè)數(shù)、每個(gè)板卡的DSP個(gè)數(shù)，建立設(shè)備列表。

通過設(shè)備列表對DSP程序進(jìn)行加載、服務(wù)、讀寫DSP內(nèi)存等操作，可見通過PCIE網(wǎng)絡(luò)，CPU板可以實(shí)現(xiàn)多信號處理板卡之間的數(shù)據(jù)傳輸。

5 結(jié)束語

本信號處理系統(tǒng)平臺完成高速信號進(jìn)行實(shí)時(shí)處理，采用Rapid IO以及PCIE等高速數(shù)據(jù)傳輸，使得板卡間的數(shù)據(jù)得以大量傳輸，系統(tǒng)設(shè)計(jì)需要具備靈活性、可拓展性、易實(shí)施性、體積小、質(zhì)量輕、低功耗等特點(diǎn)[8]。本系統(tǒng)平臺已經(jīng)在某項(xiàng)目的信號處理系統(tǒng)中得到了很好的應(yīng)用。

圖13 客戶端界面

[1] 翟彥彬，蔣志焱，張保寧. 大規(guī)模Rapid IO協(xié)議交換的FPGA實(shí)現(xiàn)[J]. 現(xiàn)代雷達(dá)，2011, l2（12）.

[2] 鄭東衛(wèi)，陳矛，羅丁利. VPX總線的技術(shù)規(guī)范及應(yīng)用[J]. 火控雷達(dá)技術(shù)，2009, l2（4）.

[3] 蔣迺倜，張玉喜，任延平，潘瑞云. 基于VPX標(biāo)準(zhǔn)的主動雷達(dá)信號處理系統(tǒng)設(shè)計(jì)[J]. 雷達(dá)與對抗，2012, 6（2）.

[4] 李賓，馬曉川，鄢社鋒，楊力. 基于VPX標(biāo)準(zhǔn)的Rapid IO交換和Flash存儲模塊設(shè)計(jì)[J]. 聲學(xué)技術(shù)，2011, 12（6）.

[5] 池凌鴻，史鴻聲. OpenVPX總線及其在雷達(dá)信息處理的應(yīng)用[J]. 雷達(dá)科學(xué)與技術(shù)，2013, 8（4）.

[6] 吳靜，王洪，汪學(xué)剛. 基于VPX6-460的多處理器通信設(shè)計(jì)[J]. 電子技術(shù)應(yīng)用，2013, 39（11）.

[7] 王學(xué)寶. 基于VPX標(biāo)準(zhǔn)的PMC/XMC載板設(shè)計(jì)[J]. 計(jì)算機(jī)測量與控制，2010, 18（8）.

[8] 李宏，史鴻聲. 基于VPX的3U信號處理平臺的設(shè)計(jì)[J]. 中國科技信息，2012, 12（12）.

A Design of 6U Signal Processing System Base on VPX

GOU Huanmin, XUE Pei, YANG Fang
（China Electronics Technology Group Corporation No.58Research Institute,Wuxi214035,China）

VPX bus with high bandwidth, good real-time performance, fl exible topology structure, strong generality, and hush environment resistance is introduced. It is becoming the development direction of a new generation of the military comprehensive signal processing system. A design of 6U signal processing system base on VPX, provide high bandwidth, support serial Rapid IO and PCIE. It makes high speed data exchanging impossible.

signal process; VPX; serial Rapid IO; PCIE

TN402

A

1681-1070（2014）11-0021-05

茍歡敏（1985—），女，陜西西安人，碩士，2010年畢業(yè)于南京航空航天大學(xué)，現(xiàn)就職于中國電子科技集團(tuán)公司第58研究所，主要從事模塊電路的設(shè)計(jì)研究。

2014-07-07