高速窄脈沖峰值保持電路設(shè)計與實現(xiàn)

張健

（中國電子科技集團(tuán)公司 第二十七研究所,河南 鄭州 450047）

在激光探測領(lǐng)域，經(jīng)常遇到識別窄脈沖信號峰值的情況[1]。這里的窄脈沖（脈寬為ns量級），即使使用高速AD進(jìn)行采樣也很難捕捉到窄脈沖的幅值，所以需要設(shè)計適用于窄脈沖的峰值保持電路。

1 電路工作原理

峰值保持電路是利用二極管的單向?qū)щ娦院碗娙莸拇鎯ψ饔脴?gòu)成的[2]。當(dāng)脈沖信號到來時，二極管D導(dǎo)通，電容器C被充電至脈沖峰值時，D截止，C上保持峰值電壓。電路的基本原理圖如圖1所示。

圖1 峰值保持電路基本原理圖Fig.1 A basic of peak holding circuit

根據(jù)工作時內(nèi)部信號形式的不同，目前峰值保持電路主要分為電壓型和跨導(dǎo)型兩種類型。

對于電壓型峰值保持電路，第一級放大器為電壓放大，考慮到信號從輸入到反饋有一定的時間（稱為回路時間），在到達(dá)峰值時，電容上電壓會在這段時間內(nèi)繼續(xù)變化，從而產(chǎn)生過沖。由于運算放大器的開環(huán)放大倍數(shù)通常比較大 （約105），過沖電流較大且為非線性[3]。另外從頻域角度看，二極管D和電容C組成的網(wǎng)絡(luò)有一個極點，而運算放大器本身也有極點，所以整個電路的通頻帶較低（一般小于10 MHz），無法完成對高速窄脈沖信號的峰值保持。

為了實現(xiàn)對高速窄脈沖信號的峰值保持，跨導(dǎo)型峰值保持電路應(yīng)運而生。它是利用跨導(dǎo)運算放大器（OTA）代替電壓型的一般運算放大器[4]。它將電壓輸入變?yōu)殡娏鬏敵觯?dāng)電容電壓達(dá)到峰值時，電流已趨于零，所以基本無過沖。該電路的頻率響應(yīng)只有一個極點。另外，跨導(dǎo)型放大器的第一轉(zhuǎn)折頻率容易做到很高，輸出阻抗極大（107Ω），其輸出電流可近似認(rèn)為與負(fù)載無關(guān)[5]。所以整個電路的通頻帶較高，且穩(wěn)定性好，適于處理快速窄脈沖信號。

2 電路設(shè)計與Pspice仿真

為了實現(xiàn)快速窄脈沖峰值保持，使用跨導(dǎo)型電路設(shè)計。這里跨導(dǎo)運算放大器選用TI的OPA860，它的典型跨導(dǎo)g=95 mA/V。另外芯片內(nèi)還集成有緩沖器（BUF）[6]，如圖2所示。

圖2 OPA860芯片構(gòu)成圖Fig.2 Configuration diagram of OPA860

設(shè)計電路如下圖3所示。主要包括跨導(dǎo)運算放大器OPA860_OTA、緩沖器 OPA860_BUF、二極管 D1、保持電容Chold等幾部分組成的峰值保持電路。為了對設(shè)計電路進(jìn)行功能仿真，圖中還添加了窄脈沖信號源V1。

圖3 設(shè)計仿真電路圖Fig.3 Design and simulation circuit

圖4給出了一組時域仿真圖。圖中，測試點V(C1：1)記錄的波形為要保持的窄脈沖信號（脈寬15 ns，峰值分別取2.5 V、1.5 V），測試點 V(U1B：OUT)記錄的波形為峰值保持后的信號。

從時域仿真圖上可以看出，峰值保持電路對不同幅值的窄脈沖信號保持性能均表現(xiàn)良好。以圖4(a)為例，窄脈沖信號峰值為2.5 V，脈寬15 ns。保持后的信號幅值約2.48 V （保持精度99.2%）；保持時長5μs后，信號幅值稍有衰減（約衰減2%）。

通過對保持電容參數(shù)的不同設(shè)置，仿真結(jié)果表明峰值保持性能會有明顯影響。增大保持電容容值，利于增加保持時長，但因窄脈沖充電時間較短又難以達(dá)到原有的峰值高度。相反，降低保持電容容值，利于峰值保持的精度，但會降低保持時長。

仿真時還發(fā)現(xiàn)二極管參數(shù)的選取也直接影響電路性能。在進(jìn)行二極管選型時，要優(yōu)選反向漏電流、正向壓降和PN結(jié)等效結(jié)電容小的。同時，還要注意二極管反向擊穿電壓滿足電路需求。

3 電路性能測試

實際設(shè)計的電路中還包括窄脈沖發(fā)生電路、閾值比較電路、保持時長設(shè)置電路和放電控制電路。電路框圖如圖5所示。當(dāng)窄脈沖信號到來時，同時送至峰值保持電路和閾值比較電路。進(jìn)入比較器后的信號經(jīng)保持時長設(shè)置電路和放電控制電路后，對峰值保持的信號進(jìn)行放電處理以便為下次峰值保持做準(zhǔn)備。其中，保持時長設(shè)置電路根據(jù)實際需要進(jìn)行參數(shù)設(shè)置調(diào)節(jié)。

圖4 時域仿真圖Fig.4 The time-domain simulation diagram

圖5 電路組成框圖Fig.5 Block diagram of the circuit

設(shè)計的電路板如圖6所示。

圖6 PCB電路板Fig.6 The Printed Circuit Board

電路完成后進(jìn)行了實測，下圖7給出了一組實測波形。圖中，示波器通道2波形為輸入的窄脈沖信號，其脈寬為18 ns。保持時長設(shè)置為14μs。示波器通道3波形為輸出的峰值保持信號。從圖7（a）中可以看出，輸入的窄脈沖信號峰值1.5 V，保持后的信號幅值1.51 V，保持精度誤差0.67%。將時間軸刻度拉長，見圖7（b），可以看出待峰值保持14μs后，電路輸出恢復(fù)低電平，達(dá)到了預(yù)先設(shè)計目標(biāo)。

圖7 實測波形圖Fig.7 Test result ofwaveforms

4 結(jié)論

文中借助Pspice完成了窄脈沖峰值保持電路的仿真與設(shè)計，并對電路進(jìn)行了實測。結(jié)果表明，電路工作穩(wěn)定，性能良好，達(dá)到了該項目的設(shè)計要求。本電路具有一定的通用性，為其它相關(guān)設(shè)計提供了參考。

[1]王海先.簡單的激光窄脈沖信號準(zhǔn)峰值采樣保持電路[J].紅外與激光工程,1998,5:16.WANG Hai-xian.Simple laser pulses narrow quasi-peak sample and hold circuit[J].Infrared and Laser Engineering,1998,5:16.

[2]王芝英.核電子技術(shù)原理[M].北京:原子能出版社,1989:56.

[3]陳勇,李延國,吳枚.新型高性能脈沖峰值保持電路[J].核電子學(xué)與探測技術(shù),1997,17(4):241.CHEN Yong,LIYan-guo,WU Mei.New high-performance pulse peak holding circuit[J].Nuclear Electronics&Detection Technology,1997,17(4):241

[4]郭永新,焦青.新型跨導(dǎo)型脈沖峰值保持器[J].青島大學(xué)學(xué)報,2001,16(4):104.GUO Yong-xin,JIAO Qing.The new pulse peak Tran conductance type retainer[J].Journal of Qingdao University,2001,16(4):104.

[5]Buckens P F,Veatch M S.A high performance peak detect&hold circuit for pulse height analysis[J].IEEE Trans Nucl Sci,1992,NS 39(4):753-757.

[6] Texas Instruments. Wide Bandwidth Operational Transconductance Amplifier (OTA)and Buffer[EB/OL].(2008-08).[2013-10-26].http://www.ti.com.cn/cn/lit/ds/sbos331c/sbos331c.pdf.