前 言

處理器芯片是電子信息產(chǎn)業(yè)的基石，應(yīng)用驅(qū)動(dòng)逐漸成為后摩爾時(shí)代處理器芯片發(fā)展的一大趨勢.大量直接面向應(yīng)用領(lǐng)域的專用處理器芯片定制需求將芯片設(shè)計(jì)推向更高抽象層次，甚至應(yīng)用軟件端.而依賴于現(xiàn)有電子設(shè)計(jì)自動(dòng)化（EDA）技術(shù)，設(shè)計(jì)與制造一款處理器芯片涉及到多個(gè)環(huán)節(jié)，包括體系結(jié)構(gòu)設(shè)計(jì)、外圍IP 模塊選型、前端邏輯設(shè)計(jì)、可測試性設(shè)計(jì)、后端物理設(shè)計(jì)、流片與封裝測試等，每個(gè)環(huán)節(jié)都需要相當(dāng)多的資金、人力與時(shí)間投入.發(fā)展處理器芯片敏捷設(shè)計(jì)方法與關(guān)鍵技術(shù)對于解決芯片設(shè)計(jì)的門檻高、投入大、周期長，以及工具鏈被國際EDA 巨頭長期壟斷等難題具有重大意義.

為進(jìn)一步推動(dòng)我國學(xué)者在處理器芯片敏捷設(shè)計(jì)領(lǐng)域的研究，及時(shí)報(bào)道我國學(xué)者在處理器芯片敏捷設(shè)計(jì)方面的最新研究成果，我們組織了本期“處理器芯片敏捷設(shè)計(jì)研究”專題，旨在征集促進(jìn)處理器芯片敏捷設(shè)計(jì)的方法理論、EDA 關(guān)鍵技術(shù)、典型處理器芯片設(shè)計(jì)應(yīng)用案例等創(chuàng)新性研究.本專題2023年1月底征稿結(jié)束，經(jīng)過30 余人次專家的兩輪評審，最終收錄了4篇論文，其內(nèi)容涵蓋了開源處理器敏捷設(shè)計(jì)平臺、芯粒集成深度學(xué)習(xí)芯片的任務(wù)部署、處理器內(nèi)核代碼敏捷開發(fā)和寄存器傳輸級仿真效率優(yōu)化等方面的最新研究進(jìn)展，希望能夠?yàn)橥袑W(xué)者帶來幫助和啟發(fā).

為適應(yīng)基于開放指令集RISC-V的開源處理器的敏捷設(shè)計(jì)需求，齊樂等人的論文“基于SoC-FPGA的RISC-V處理器軟硬件系統(tǒng)級平臺”，構(gòu)建了一套RISC-V軟核與ARM硬核（SoC側(cè)）之間的信息交互機(jī)制，以及靈活可配置的云上自動(dòng)化開發(fā)框架.通過共享內(nèi)存和虛擬核間中斷等方法，可使目標(biāo)RISC-V處理器靈活使用平臺豐富的I/O外設(shè)資源，并充分利用硬核ARM處理器算力協(xié)同運(yùn)行復(fù)雜軟件系統(tǒng)，實(shí)現(xiàn)了目標(biāo)軟硬件設(shè)計(jì)的快速部署與系統(tǒng)級原型的高效評測.

芯粒集成逐漸成為不同場景下敏捷定制深度學(xué)習(xí)芯片的高可擴(kuò)展性的解決方案，為了解決深度學(xué)習(xí)集成芯片的任務(wù)部署問題，王夢迪等人的論文“Puzzle：面向深度學(xué)習(xí)集成芯片的可擴(kuò)展框架”，探討了從處理任務(wù)輸入到運(yùn)行時(shí)管理芯片資源的完整流程，可自適應(yīng)于不同的工作負(fù)載和硬件資源配置，生成高效的任務(wù)調(diào)度和資源分配方案，并降低冗余訪存和芯粒間通信開銷.

數(shù)字信號處理器（DSP）通常采用超長指令字（VLIW）和單指令多數(shù)據(jù)（SIMD）的架構(gòu)來提升整體計(jì)算性能，然而，其內(nèi)核算子的開發(fā)需要大量的時(shí)間和人力來充分釋放硬件的性能潛力.針對國防科技大學(xué)自主研制的高性能通用數(shù)字信號處理器FT-Matrix 面臨的上述問題，趙宵磊等人的論文“面向飛騰邁創(chuàng)處理器的內(nèi)核代碼自動(dòng)生成框架”，根據(jù)硬件的內(nèi)存層次結(jié)構(gòu)和內(nèi)核的數(shù)據(jù)布局自動(dòng)搜索最優(yōu)循環(huán)分塊參數(shù)，提供了類匯編的中間表示，探索了更多的指令級并行性，實(shí)現(xiàn)了高效內(nèi)核代碼開發(fā)的敏捷設(shè)計(jì).

在寄存器傳輸級（RTL）準(zhǔn)確而快速地性能評估是高性能處理器設(shè)計(jì)決策和參數(shù)選擇的基礎(chǔ)，在處理器RTL 仿真中預(yù)熱過程的高占比嚴(yán)重影響了仿真效率.周耀陽等人的論文“HyWarm：針對處理器RTL仿真的自適應(yīng)混合預(yù)熱方法”通過微結(jié)構(gòu)模擬器分析負(fù)載預(yù)熱需求，對于緩存預(yù)熱需求較大的負(fù)載，通過總線協(xié)議進(jìn)行RTL 緩存的功能預(yù)熱，有效加速了預(yù)熱過程，提高了性能評估的仿真效率.

后摩爾時(shí)代處理器能效提升越來越依賴于微體系結(jié)構(gòu)創(chuàng)新和軟硬件協(xié)同的跨層優(yōu)化，亟需支持處理器芯片敏捷設(shè)計(jì)的開發(fā)框架和工具平臺，希望本專題能夠拋磚引玉，促進(jìn)我國相關(guān)研究的進(jìn)一步發(fā)展.由于專題征集時(shí)間和篇幅有限，無法全面覆蓋處理器芯片敏捷設(shè)計(jì)領(lǐng)域的近期研究進(jìn)展，不足之處敬請各位學(xué)者諒解和批評指正.衷心感謝廣大作者對本專題組織者的信任和支持，感謝審稿專家對于稿件的認(rèn)真審查以及中肯的意見和建議！特別感謝本刊編委會(huì)和編輯部對本專題的支持，感謝編輯部的辛勤工作!