分離柵式快閃存儲(chǔ)器擦除性能的工藝優(yōu)化

周儒領(lǐng)，張慶勇，詹奕鵬

（中芯國(guó)際集成電路制造（上海）有限公司，上海 201203）

1 引言

分離柵式存儲(chǔ)器結(jié)構(gòu)單元如圖1和圖2所示，其使用了3層多晶硅工藝來(lái)分別形成浮柵（Floating Gate, FG）、控制柵（Control Gate, CG）和選擇柵（Select Gate/Word Line, SG/WL）/擦除柵（Erase Gate, EG），并在結(jié)構(gòu)上分離出了專用的控制柵和擦除柵[1]。由于專門(mén)的擦除柵的存在，選擇柵的柵氧不用在擦除操作時(shí)承受高壓，可以做到更薄，更容易實(shí)現(xiàn)縮微工藝對(duì)低工作電壓的發(fā)展需求[2]。

圖1 分離柵式快閃存儲(chǔ)器的結(jié)構(gòu)單元

在對(duì)選中的分離柵式快閃存儲(chǔ)器存儲(chǔ)單元進(jìn)行擦除操作時(shí)，浮柵中的電子通過(guò)EG-FG多晶硅到多晶硅FN隧穿效應(yīng)穿過(guò)層間氧化層被拉到EG中去，從而完成擦除操作。

圖2 分離柵式快閃存儲(chǔ)器的擦除操作示意圖

通過(guò)對(duì)EG端加一高壓，源端、漏端、襯底、選擇柵和控制柵等其他終端均接地，在擦除柵和浮柵兩層多晶硅間由于耦合電容作用，在其層間氧化層上形成一定電壓差，足以把浮柵中的電子通過(guò)FN隧穿拉到擦除柵。同時(shí)隨著浮柵中的電子逐漸被拉出，浮柵電位升高，其與擦除柵的相對(duì)電位差會(huì)縮小，從而弱化氧化層間的電勢(shì)差而達(dá)到平衡。

隨著浮柵中電子被拉出，從而降低了浮柵開(kāi)啟的閾值電壓。這樣，在讀周期的時(shí)候，施加在終端的參考電壓不但可以開(kāi)啟選擇柵，同樣能夠通過(guò)控制柵耦合以開(kāi)啟浮柵，使源漏端溝道得以導(dǎo)通從而產(chǎn)生電流，我們定義此為存儲(chǔ)單元的擦除狀態(tài)“1”。

由于相鄰字線（WL/SG）上的所有存儲(chǔ)單元共用一條擦除線，因此，被選中的字線上的所有字節(jié)會(huì)被同時(shí)擦除。并且由于有選擇柵的存在和關(guān)斷，可以有效避免疊柵式結(jié)構(gòu)閃存存儲(chǔ)器常見(jiàn)的過(guò)擦除（Over-Erase）問(wèn)題，也就是說(shuō)即使過(guò)度擦除的分離柵式存儲(chǔ)單元也不會(huì)產(chǎn)生不必要的漏電流，從而不會(huì)產(chǎn)生讀周期的誤判[3]。

2 實(shí)驗(yàn)內(nèi)容

借鑒前代分離柵式快閃存儲(chǔ)器的帶有浮柵尖角的結(jié)構(gòu)特點(diǎn)[2～3]，我們分析認(rèn)為可以通過(guò)形成非對(duì)稱性浮柵結(jié)構(gòu)，改變浮柵到擦除柵側(cè)的結(jié)構(gòu)形貌，增加一個(gè)浮柵到擦除柵的突出角來(lái)提高浮柵到擦除柵的正向隧穿電壓，從而提高擦除效率。

在工藝上，我們是通過(guò)在蝕刻制程定義浮柵前生長(zhǎng)一層犧牲性側(cè)墻來(lái)達(dá)到形成浮柵到擦除柵的突出角的目的，保留擦除柵側(cè)的犧牲性側(cè)墻而去除選擇柵側(cè)的犧牲性側(cè)墻以形成非對(duì)稱性浮柵結(jié)構(gòu)，同時(shí)還可以通過(guò)控制犧牲性側(cè)墻的厚度來(lái)形成不同的浮柵到擦除柵的突出角長(zhǎng)度。需要特別指出的是，在我們?cè)O(shè)計(jì)的實(shí)驗(yàn)條件中，我們僅對(duì)浮柵在擦除柵側(cè)的形貌做出了突出角，而相對(duì)于選擇柵側(cè)的浮柵則沒(méi)有此突出角，其目的是為了對(duì)存儲(chǔ)單元的寫(xiě)入以及寫(xiě)入干擾性能不會(huì)產(chǎn)生明顯影響[4]。

圖3 非對(duì)稱性浮柵的結(jié)構(gòu)示意圖

為了對(duì)比不同浮柵到擦除柵側(cè)的結(jié)構(gòu)形貌對(duì)分離柵式快閃存儲(chǔ)單元擦除效率的影響，我們對(duì)應(yīng)設(shè)計(jì)了不同浮柵到擦除柵的突出角長(zhǎng)度的工藝實(shí)驗(yàn)（如表1所示），從沒(méi)有突出角的對(duì)稱性浮柵結(jié)構(gòu)到最大8 nm長(zhǎng)度突出角的非對(duì)稱性浮柵結(jié)構(gòu)。

表1 不同浮柵突出角的實(shí)驗(yàn)條件表

針對(duì)不同的實(shí)驗(yàn)條件，在評(píng)估擦除性能時(shí)，我們以擦除操作一定時(shí)間后（一般擦除操作時(shí)間為10 ms）讀到的存儲(chǔ)單元的溝道電流（Ir1）和到達(dá)一定擦除目標(biāo)電流時(shí)所需的時(shí)間（T2E，time to erase）兩個(gè)測(cè)試指標(biāo)來(lái)衡量分離柵式快閃存儲(chǔ)單元的擦除效率，表征為T(mén)2E的時(shí)間越短，包括存儲(chǔ)單元的溝道電流開(kāi)啟的時(shí)間和電流到達(dá)飽和的時(shí)間越短，同時(shí)在規(guī)定時(shí)間擦除操作后的電流越高，則擦除效果越佳。

3 實(shí)驗(yàn)結(jié)果

實(shí)驗(yàn)最終得到的非對(duì)稱性浮柵結(jié)構(gòu)形貌如圖4所示，浮柵在擦除柵側(cè)的形貌帶有一定長(zhǎng)度的突出角，而位于選擇柵側(cè)的浮柵則沒(méi)有突出角。

針對(duì)不同浮柵到擦除柵的突出角長(zhǎng)度的工藝實(shí)驗(yàn)，對(duì)應(yīng)的擦除效率表征實(shí)驗(yàn)結(jié)果如圖5所示。

由圖5的T2E曲線分析，浮柵到擦除柵的突出角的存在能夠有效縮短存儲(chǔ)單元的溝道電流（Ir1）開(kāi)啟的時(shí)間，特別是突出角長(zhǎng)度達(dá)到5 nm以后效果非常明顯，而從到達(dá)飽和電流所需要的時(shí)間來(lái)看，也保持和電流開(kāi)啟時(shí)間同樣的趨勢(shì)，基本上在實(shí)驗(yàn)范圍內(nèi)突出角的長(zhǎng)度與T2E時(shí)間有著強(qiáng)烈的正相關(guān)性，也就是說(shuō)浮柵到擦除柵的突出角長(zhǎng)度越長(zhǎng)，T2E時(shí)間越短。

圖4 非對(duì)稱性浮柵結(jié)構(gòu)形貌的TEM圖像

圖5 不同浮柵到擦除柵的突出角長(zhǎng)度的擦除效率表征

從理論上分析，當(dāng)浮柵到擦除柵側(cè)形成了一個(gè)突出角后，因?yàn)樾蚊驳母淖儯诺讲脸龞诺乃泶┭趸瘜拥碾妶?chǎng)分布以及能帶圖也相應(yīng)發(fā)生了變化。由于突出角的存在，依據(jù)尖端放電效應(yīng)，在突出角的尖端我們獲得了一個(gè)增強(qiáng)型的電場(chǎng)，更有利于浮柵中電子在這一點(diǎn)被拉出到擦除柵。同時(shí)由于突出角的存在，電場(chǎng)分布的變化導(dǎo)致了擦除操作時(shí)的能帶圖發(fā)生彎曲，降低了浮柵到擦除柵的能帶壁壘，電子更容易穿過(guò)隧穿氧化層到達(dá)擦除柵，完成分離柵存儲(chǔ)器的擦除[2]。

另外從擦除操作10 ms后讀到的存儲(chǔ)單元的溝道電流（Ir1）來(lái)分析，浮柵到擦除柵的突出角的形成也能夠有效增加溝道電流，但是最佳的擦除電流出現(xiàn)在突出角長(zhǎng)度在5 nm的實(shí)驗(yàn)條件（split 2）。

分析認(rèn)為，當(dāng)浮柵到擦除柵的突出角不夠長(zhǎng)時(shí)，浮柵的頂角大部分被控制柵及其保護(hù)側(cè)墻包圍，造成上述尖端放電增強(qiáng)正向隧穿電場(chǎng)效應(yīng)不夠明顯，從而影響擦除效率；但浮柵到擦除柵的突出角太長(zhǎng)時(shí)，擦除柵對(duì)浮柵的耦合效應(yīng)會(huì)隨著浮柵到擦除柵接觸面積的增大而持續(xù)增加，弱化了兩者之間的隧穿電勢(shì)差而容易達(dá)到平衡，從而也不利于擦除效率的改善。仿真結(jié)果也可以得出相同的結(jié)論，隨著浮柵突出角長(zhǎng)度的增大，浮柵到擦除柵的正向隧穿電壓會(huì)不斷減小直至飽和，但是同時(shí)由此而引入的擦除柵對(duì)浮柵的耦合電壓卻會(huì)隨著浮柵到擦除柵接觸面積的增大而持續(xù)增加。受這兩個(gè)因素的共同影響，呈現(xiàn)出擦除電流在某個(gè)最優(yōu)化的突出長(zhǎng)度時(shí)能達(dá)到最大即取得最佳的擦除效率[2]，在本實(shí)驗(yàn)中最佳的擦除電流就出現(xiàn)在浮柵到擦除柵的突出角長(zhǎng)度在5 nm的實(shí)驗(yàn)條件（split 2）下。

對(duì)于這一工藝優(yōu)化后的非對(duì)稱性浮柵結(jié)構(gòu)，我們對(duì)存儲(chǔ)單元的擦除電流在忍耐力方面也進(jìn)行了專門(mén)的測(cè)試[5]，在每一次寫(xiě)入和擦除的循環(huán)后都讀取存儲(chǔ)單元的擦除電流，結(jié)果如圖6所示。在所需的一萬(wàn)次寫(xiě)入和擦除的循環(huán)后，所有測(cè)試樣品擦除電流的退化程度都并不明顯，顯示了這種非對(duì)稱性浮柵結(jié)構(gòu)的分離柵式閃存存儲(chǔ)器在可靠性方面的性能并未因?yàn)楦旁诓脸龞艂?cè)形貌的改變而受到影響。

圖6 存儲(chǔ)單元的擦除電流忍耐力測(cè)試

4 結(jié)論

借鑒第一代與第二代分離柵式快閃存儲(chǔ)器特殊的浮柵尖角工藝，在分離柵式存儲(chǔ)器持續(xù)微縮過(guò)程中，本文通過(guò)形成非對(duì)稱性浮柵結(jié)構(gòu)，改善浮柵在擦除柵側(cè)的形貌，增加一個(gè)浮柵到擦除柵的突出角并加以優(yōu)化其突出長(zhǎng)度，可以在不影響可靠性方面性能的情況下，顯著改善存儲(chǔ)單元的擦除效率。

在工藝上，我們是通過(guò)在蝕刻制程定義浮柵前生長(zhǎng)一層犧牲性側(cè)墻來(lái)達(dá)到形成浮柵到擦除柵的突出角的目的，保留擦除柵側(cè)的犧牲性側(cè)墻而去除選擇柵側(cè)的犧牲性側(cè)墻以形成非對(duì)稱性浮柵結(jié)構(gòu)，同時(shí)還可以通過(guò)控制犧牲性側(cè)墻的厚度來(lái)形成不同的浮柵到擦除柵的突出角長(zhǎng)度。

[1] Caleb YuSheng Cho, MingJer Chen, ChiouFeng Chen,Prateep Tuntasood, DerTsyr Fan, TsengYi Liu. A Novel Self-Aligned Highly Reliable Sidewall Split-Gate Flash Memory [J]. IEEE TRANSACTIONS ON ELECTRON DEVICES, MARCH 2006，53（3）:465.

[2] Yuri Tkachev, Xian Liu, Alexander Kotov. Floating-Gate Corner-Enhanced Poly-to-Poly Tunneling in Split-Gate Flash Memory Cells [J].IEEE TRANSACTIONS ON ELECTRON DEVICES, JANUARY 2012,59(1) : 5-10.

[3] B Chen. Highly reliable SuperFlash embedded memory scaling for low power SOC [J]. Proc. VLSI-TSA, 2007:1-2.

[4] 李勇，劉艷，周儒領(lǐng)，黃淇生，詹奕鵬. 分離柵快閃存儲(chǔ)器及其制造方法[P].中國(guó)專利：102104044A，2011-06-22.

[5] X Liu, V Markov, A Kotov, T N Dang, A Levi, I Yue,A Wang, R Qian. Endurance characteristics of SuperFlash memory [J].