ICP 刻蝕工藝對(duì)LED 陣列電流輸運(yùn)特性的影響

朱彥旭，范玉宇，曹偉偉*，鄧 葉，劉建朋

(1.北京工業(yè)大學(xué) 北京光電子技術(shù)實(shí)驗(yàn)室，北京 100124;2.中國(guó)聯(lián)通北京分公司 網(wǎng)管中心網(wǎng)絡(luò)分析調(diào)度中心，北京 100029)

1 引 言

LED 具有發(fā)光效率高、耗電量小、壽命長(zhǎng)、發(fā)熱量低、體積小、環(huán)保節(jié)能等諸多優(yōu)點(diǎn)［1］。GaN 基發(fā)光二極管(LED)已經(jīng)商業(yè)化生產(chǎn)，但是對(duì)GaN 材料和LED 的研究仍在進(jìn)行［2-3］，而且新型器件不斷產(chǎn)生，如GaN 基單色顯示芯片［4-5］和高壓LED。高壓LED 是集成LED 的一種，是將小功率LED 串聯(lián)集成的大功率LED 芯片。高壓LED 和其他集成LED 的主要差別在于:高壓LED 是全部串聯(lián)，而其他集成LED 是串并聯(lián)結(jié)合。2010年，Cree、Nichia、Lumileds 等公司都宣布要做高壓LED，同年10月晶元推出了藍(lán)光1 W、50 V(20 mA)的芯片和高亮的紅光0.7 W、35 V(20 mA)芯片。

目前的低壓直流LED 應(yīng)用到市電或其他高壓的地方，還需要設(shè)計(jì)各種形式的高壓驅(qū)動(dòng)器以及多芯片封裝［6-9］。這給實(shí)際應(yīng)用帶來(lái)了一定的弊端，其實(shí)際壽命只有2 萬(wàn)小時(shí)，而理論上LED 壽命卻長(zhǎng)達(dá)10 萬(wàn)小時(shí)。與之相對(duì)的高壓LED 則無(wú)需額外的變壓器，只需要簡(jiǎn)單的驅(qū)動(dòng)電路，不僅驅(qū)動(dòng)電路成本降低，也降低了電能轉(zhuǎn)換過(guò)程中的能量損失［10］?？梢姡捎酶邏篖ED制作燈具提高了驅(qū)動(dòng)器效率，避免了電路轉(zhuǎn)換過(guò)程中能量的損失，因而成為當(dāng)前市場(chǎng)前景看好的LED 產(chǎn)品。高壓LED 驅(qū)動(dòng)電流小，可以有效地降低由于高電流引起的Droop 效應(yīng)(發(fā)光效率隨著電流密度的增大而下降)，減少了光飽和以及發(fā)熱引起的可靠性等問(wèn)題。同時(shí)，集成高壓LED 降低了封裝成本，減少了元件數(shù)和焊點(diǎn)數(shù)，提高了產(chǎn)品的可靠性?？傊邏篖ED 不失為一種有特點(diǎn)的LED，為使用者提供了更多的選擇。

在制備串聯(lián)高壓LED 過(guò)程中，ICP 刻蝕工藝是關(guān)鍵技術(shù)之一，對(duì)隔離層的絕緣特性、隔離槽傾角以及金屬電極的分布有著顯著的影響，進(jìn)而嚴(yán)重影響串聯(lián)高壓LED 陣列的電流輸運(yùn)特性和可靠性。本文通過(guò)測(cè)試手段，從ICP 刻蝕深度、掩模材料等方面對(duì)串聯(lián)高壓LED 陣列電流輸運(yùn)特性的影響進(jìn)行了分析，并制備出電流輸運(yùn)特性良好的四串聯(lián)高壓LED，其正向電壓在20 mA 下為12 V左右。

2 實(shí) 驗(yàn)

利用金屬有機(jī)物化學(xué)氣相沉積設(shè)備(MOCVD)在藍(lán)寶石襯底(0001)上生長(zhǎng)LED 外延片。外延片的結(jié)構(gòu)如下:藍(lán)寶石襯底層;～2 μm厚的緩沖層;～2 μm 厚的摻Si 的n-GaN，載流子濃度為5 ×1018cm－3;～0.1 μm 厚的MQW 有源區(qū);～0.6 μm 厚的限制層;～0.2 μm 厚的p-GaN，載流子濃度為5 ×1017cm－3。所有LED 樣品均為4 個(gè)203 μm ×254 μm(8 mil ×10 mil)的單管串聯(lián)，如圖1 所示。主要制備工藝如下:首先利用光刻膠作掩模，利用BCl3/Cl2作為工作氣體，把樣品放在Oxford ICP 刻蝕系統(tǒng)中進(jìn)行刻蝕，制備出1.1 μm 深的LED 臺(tái)階，露出部分n-GaN。然后，改變刻蝕條件對(duì)樣品進(jìn)行隔離溝槽的深刻蝕:樣品A 利用550 nm SiO2作為掩模，刻蝕～5 μm深的溝槽，至未摻雜的GaN 緩沖層為止;樣品B利用550 nm SiO2作為掩模，刻蝕溝槽至Al2O3襯底層為止;樣品C 利用光刻膠作為掩模分3 次刻蝕，直至刻蝕溝槽至Al2O3襯底層為止。在隔離槽刻蝕后，利用PECVD 生長(zhǎng)約500 nm 的SiO2薄膜作為絕緣隔離層，以免電極制備過(guò)程中有金屬顆粒附著在GaN 外延層側(cè)壁而造成漏電。然后，腐蝕SiO2露出電極區(qū)域，再利用電子束蒸發(fā)臺(tái)蒸發(fā)240 nm 的ITO 透明電極，濕法去除n 區(qū)ITO 后退火。最后，利用濺射設(shè)備制備總厚度為500/900 nm 的Cr/Au 的p 和n 電極，每次生長(zhǎng)的Cr/Au 電極厚度分別為:200/300 nm;150/300 nm;150/300 nm。

圖1 高壓LED 陣列示意圖Fig.1 The top view and side view of high-voltage LED array

樣品淀積金屬后，每次從A、B、C 樣品中隨機(jī)各選20 個(gè)樣品，分別利用吉士利電學(xué)測(cè)試儀測(cè)試其電學(xué)性能，結(jié)果如表1 所示。

表1 電學(xué)特性測(cè)試結(jié)果Table 1 Electrical characteristic testing

3 結(jié)果與討論

從表1 可以看出，采取A、B、C 3 種ICP 刻蝕條件的樣品漏電現(xiàn)象逐漸減少，可靠性逐步升高，其良率分別為50%，70%和90%。樣品A 的漏電現(xiàn)象比樣品B 嚴(yán)重。從圖2 可以看出，樣品A 在用SiO2做掩模一次性ICP 刻蝕隔離槽后，刻蝕后的部分區(qū)域有薄膜干涉顏色，呈不均勻藍(lán)色或黃色，在顯微鏡下可以看到表面明顯有顆粒狀不均勻物質(zhì)。在具有顏色的不同位置處，用探針進(jìn)行測(cè)試后發(fā)現(xiàn)有～10－7～10－4A 電流存在。該現(xiàn)象表明該處存在著厚度不均的GaN 外延薄層，ICP刻蝕到緩沖層制作的隔離槽無(wú)法對(duì)陣列中的各LED 徹底絕緣，所以需要繼續(xù)刻蝕掉剩余的緩沖層材料以達(dá)到各器件之間的電絕緣。

圖2 樣品A 在ICP 刻蝕隔離槽后的50 倍(a)和500 倍(b)顯微鏡照片F(xiàn)ig.2 The 50 times (a)and 500 times (b)micrographs of sample A after ICP

圖3 為樣品B 刻蝕的結(jié)果。樣品B 的刻蝕仍采用SiO2作為掩模，但刻蝕深度至Al2O3襯底層。從刻蝕后的顯微鏡圖片上可以看出，沒有薄膜干涉顏色的存在，可以很明顯地看到透明的藍(lán)寶石襯底。探針測(cè)試也沒有檢測(cè)到微弱漏電流的產(chǎn)生，說(shuō)明隔離槽已經(jīng)刻蝕到了藍(lán)寶石襯底，并且對(duì)陣列中單個(gè)器件之間起到了良好的隔離效果。

圖3 樣品B 在ICP 刻蝕隔離槽后的50 倍(a)和500 倍(b)顯微鏡照片F(xiàn)ig.3 The 50 times (a)and 500 times(b)micrographs of sample B after ICP

由此可見，ICP 刻蝕后殘余的未摻雜GaN 薄層是導(dǎo)致陣列中各LED 之間漏電的主要因素之一。由于高壓LED 工作于高壓環(huán)境下，即使ICP刻蝕到未摻雜的GaN 緩沖層，殘留下來(lái)的未摻雜的GaN 外延層仍提供了電流通道。為了最大限度地減少殘留GaN 對(duì)器件可靠性的影響，一般都將隔離槽刻蝕至藍(lán)寶石層。為了確?？涛g至襯底，一般要采用過(guò)刻蝕的辦法。但是，過(guò)刻蝕的時(shí)間需要精確把握，既不能過(guò)久，也不能太短。如果過(guò)刻蝕不夠，襯底上殘留的GaN 就無(wú)法完全去除干凈，導(dǎo)致器件隔離不理想;如果過(guò)刻蝕太久，刻蝕氣體BCl3/Cl2會(huì)對(duì)側(cè)壁繼續(xù)刻蝕，使得側(cè)壁比較粗糙，對(duì)有源區(qū)量子阱部分產(chǎn)生影響，從側(cè)壁引入漏電流或使得內(nèi)量子效率下降，最終對(duì)器件的發(fā)光效率以及可靠性帶來(lái)不利影響。

圖4 樣品A/B 的側(cè)壁SEM 圖。(a)SiO2做掩模，ICP 刻蝕后的側(cè)壁;(b)金屬電極剝離完后的側(cè)壁SEM圖。Fig.4 Side walls SEM micrographs of sample A or B.(a)A side wall micrograph after ICP with SiO2mask.(b)SEM micrograph of the side wall after electrodes lift-off.

樣品B 和樣品C 都刻蝕到了藍(lán)寶石襯底，并且為了確保沒有殘留的GaN 緩沖層，都進(jìn)行了ICP 過(guò)刻蝕?？墒菑谋? 可以看出，樣品B 的良率要遠(yuǎn)小于樣品C，其開路和先導(dǎo)通后斷路的器件要多于樣品C。從圖4(a)的SEM 圖看出，由于樣品A 和樣品B 采用SiO2直接做掩模，側(cè)壁刻蝕得比較陡直，不利于金屬電極薄膜在側(cè)壁上的均勻沉積，側(cè)壁金屬薄膜比較薄，易形成開路。另外，從圖4(b)中還可以看出，由于側(cè)壁陡直，在淀積金屬電極后，明顯看到金屬的厚度在側(cè)壁分布較差，在底部甚至出現(xiàn)了分層現(xiàn)象，這樣由于金屬厚度不同，其電阻的阻值也會(huì)分布不均勻。隨著電流的增大，電阻產(chǎn)生的焦耳熱增加，電流增加到一定程度后金屬薄的地方就會(huì)斷開，這就會(huì)出現(xiàn)前面測(cè)試時(shí)先導(dǎo)通后開路的情況，如圖5 所示。

圖5 金屬電極連線燒斷現(xiàn)象的顯微鏡圖片F(xiàn)ig.5 A micrograph of metal electrode burn out

樣品C 采用光刻膠做掩模。由于光刻膠做掩?？涛g的側(cè)壁坡度比較緩，所以側(cè)壁上薄膜淀積比較容易，如圖6(a)所示。圖6(b)為淀積SiO2薄膜后的SEM 圖，從中可以發(fā)現(xiàn)，由于緩坡的存在使得SiO2的淀積比較均勻，這就決定了后續(xù)工藝中電極的均勻生長(zhǎng)而不會(huì)出現(xiàn)圖4(b)中所示情況。SiO2薄膜在側(cè)壁的厚度分布比較均勻，這不僅有利于對(duì)側(cè)壁進(jìn)行鈍化以減小側(cè)壁的漏電流，也給金屬電極的布線帶來(lái)較高的可靠性，提高了電流的輸運(yùn)特性。這也說(shuō)明了為什么樣品A、B 比樣品C 漏電和開路現(xiàn)象要嚴(yán)重。

圖6 樣品C 側(cè)壁SEM 圖。(a)光刻膠掩?？涛g結(jié)果;(b)緩坡淀積SiO2的結(jié)果。Fig.6 Side wall SEM micrographs of sample C.(a)A side wall micrograph after ICP with photoresist mask.(b)SEM micrograph after deposit SiO2on a gentle slope.

我們選擇樣品C 的工藝制備出電流輸運(yùn)正常的四串聯(lián)高壓LED 陣列，其正向電壓在20 mA下～12 V 左右，如圖7 所示。

圖7 樣品C 中四串聯(lián)高壓LED 陣列的I-V 曲線Fig.7 I-V characteristic of four series high-voltage LED array which belongs to sample C

4 結(jié) 論

從不同的ICP 刻蝕條件對(duì)串聯(lián)高壓LED 陣列的金屬電極、隔離層的影響進(jìn)行了分析。ICP刻蝕深隔離槽的過(guò)程會(huì)對(duì)高壓LED 電流輸運(yùn)產(chǎn)生影響。隔離槽的深度不夠時(shí)，殘留下來(lái)的未摻雜GaN 外延層仍會(huì)提供電流通道，引起高壓LED 嚴(yán)重漏電。另一方面，不同的掩模造成刻蝕側(cè)壁的傾斜角度也不同，同樣會(huì)對(duì)電流輸運(yùn)產(chǎn)生重要影響。當(dāng)側(cè)壁比較陡直時(shí)，會(huì)影響隔離薄膜SiO2和電極金屬的淀積，造成厚度分布不均勻，從而帶來(lái)漏電、短路、先導(dǎo)通后開路等一系列問(wèn)題。這些現(xiàn)象嚴(yán)重影響了器件的特性以及在使用中的可靠性。本文通過(guò)優(yōu)選ICP 刻蝕工藝，使高壓LED 電流輸運(yùn)特性得以改善，降低了漏電問(wèn)題并解決了開路問(wèn)題，成功制備出～12 V 的四串聯(lián)高壓LED 陣列器件。

［1］Zhang J B，Lin Y M，Bo L，et al.Optimization of the electrode shape of AlGaInP LED［J］.Acta Phys.Sinica (物理學(xué)報(bào))，2008，57(9):5881-5886 (in Chinese).

［2］Xing Y H，Han J，Deng J，et al.Improved properties of light emitting diode by rough p-GaN grown at lower temperature［J］.Acta Phys.Sinica (物理學(xué)報(bào))，2010，59(2):1233-1236 (in Chinese).

［3］Cao W W，Zhu Y X，Guo W L，et al.Improving luminous efficacy of the GaN-based light-emitting diodes by using different shapes of current blocking layer［J］.Chin.J.Lumin.(發(fā)光學(xué)報(bào))，2013，34(4):480-483 (in Chinese).

［4］Jacob D，Li J，Lie D Y C，et al.Ⅲ-nitride full-scale high-resolution microdisplays［J］.Appl.Phys.Lett.，2011，99(3):0311163-1-3.

［5］Liu Z J，Wong K M，Keung C W，et al.Monolithic LED microdisplay on active matrix substrate using flip-chip technology［J］.IEEE J.Sel.Top.Quant.Elect.，2009，15(4):1298-1302.

［6］Nishikawa M，Ishizuka Y，Matsuo H，et al.An LED drive circuit with constant-output-current control and constant-luminance control ［C］//Telecommunications Energy Conference，2006.INTELEC'06.28th Annual International.Providence:IEEE，2006:1-6.

［7］Wang B B，Ruan X B，Yao K，et al.A method of reducing the peak-to-average ratio of LED current for electrolytic capacitor-less AC-DC drivers［J］.IEEE Transactions on Power Electronics，2010，25(3):592-601.

［8］Qu X，Wong S C，Tse C K.Noncascading structure for electronic ballast design for multiple LED lamps with independent brightness control［J］.IEEE Transaction on Power Electronics，2010，25(2):331-340.

［9］Ryu M H，Baek J W，Kim J H，et al.Electrolytic capacitor-less，non-isolated PFC converter for high-voltage LEDs driving［C］// Power Electronics and ECCE Asia (ICPE ＆ ECCE)，2011 IEEE 8th International Conference.Jeju:IEEE，2011:499-506.

［10］Cao D X，Guo Z Y，Liang F B，et al.The preparation and performance analysis of GaN-based high-voltage DC light emitting diode［J］.Acta Phys.Sinica (物理學(xué)報(bào))，2012，61(13):511-517 (in Chinese).