高精度電流偏置電路的設(shè)計(jì)*

蔣本福，楊 驍

（華僑大學(xué) 信息科學(xué)與工程學(xué)院，福建 廈門(mén) 361021）

基準(zhǔn)電路要求產(chǎn)生一個(gè)獨(dú)立于電源電壓和工藝，并具有特定溫度特性的直流電壓或者直流電流，包括基準(zhǔn)電壓源和基準(zhǔn)電流源兩種?；鶞?zhǔn)電流源在射頻/模擬和數(shù)?；旌霞呻娐分袕V泛應(yīng)用，其精度直接影響整個(gè)芯片的性能。在基準(zhǔn)電壓電路中，帶隙基準(zhǔn)電路能夠產(chǎn)生一個(gè)與電源和工藝參數(shù)相關(guān)度很弱并具有確定溫度特性的直流電壓，得到了廣泛地應(yīng)用。通常實(shí)現(xiàn)基準(zhǔn)電流源有兩種方法：一是將具有正溫度系數(shù)的電流和具有負(fù)溫度系數(shù)的電流進(jìn)行加權(quán)求和，這種方法得到的電流溫度特性較好[1]；二是把帶隙基準(zhǔn)電壓加在電阻兩端從而產(chǎn)生基準(zhǔn)電流，在已有帶隙基準(zhǔn)電壓的情況下無(wú)需增加過(guò)多器件即可得到基準(zhǔn)電流[2]，同時(shí)，帶隙基準(zhǔn)具有較高的電源抑制比，可提高基準(zhǔn)電流的輸出精度。

RF無(wú)線(xiàn)收發(fā)芯片會(huì)受到串?dāng)_和襯底噪聲的影響，因此電源的噪聲比較大，對(duì)于電流源這樣精度要求高的模擬電路就要有較高的電源抑制比。本文設(shè)計(jì)了一種應(yīng)用于射頻（RF）無(wú)線(xiàn)收發(fā)機(jī)SoC芯片中高精度的電流偏置電路。即把帶隙基準(zhǔn)電壓加在電阻的兩端，產(chǎn)生基準(zhǔn)電流，可提高基準(zhǔn)電流的電源電壓抑制比。采用增益提高型電流鏡電路，提高輸出阻抗，減小溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)基準(zhǔn)電流的影響，產(chǎn)生高精度電流的偏置電路?；鶞?zhǔn)電流偏置電路整體架構(gòu)如圖1所示。

圖1 基準(zhǔn)電流偏置電路

1 帶隙基準(zhǔn)以及啟動(dòng)電路

1.1 帶隙基準(zhǔn)電壓核心電路

本文采用的帶隙基準(zhǔn)電路如圖2所示，M9～M12構(gòu)成低壓共源共柵電流源結(jié)構(gòu)，提高了輸出阻抗，從而減小溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)3路電流匹配精度的影響。同時(shí)，該結(jié)構(gòu)與傳統(tǒng)共源共柵結(jié)構(gòu)相比，能減小消耗的電壓余度，適合在低電源電壓中應(yīng)用。M5/M6/Q0和M7/M8/Q1分別為帶隙基準(zhǔn)核心電路M13/M15和M10/M12/M18管提供偏置電壓。

圖2 帶隙基準(zhǔn)電路

帶隙基準(zhǔn)是通過(guò)一個(gè)具有負(fù)溫度系數(shù)的電壓與一個(gè)具有正溫度系數(shù)的電壓進(jìn)行權(quán)重相加，得到一個(gè)在特定溫度下具有零溫度系數(shù)的電壓，由電路圖2得到：

其中，Vbe4為Q4的基極-發(fā)射極電壓，它具有負(fù)的溫度系數(shù)；m為 Q2與 Q3的面積比；n為流過(guò) Q3和 Q2的電流比；k為流過(guò)Q4和Q2的電流之比。要使Vout在室溫下（27℃）具有零溫度系數(shù)，則要求[3]：

在傳統(tǒng)帶隙基準(zhǔn)核心電路的設(shè)計(jì)中，通常要求流過(guò)Q3和Q2的電流值相等，即 n=1，則就要求這兩個(gè)三極管Q3和Q2的面積比值m較大。模擬電路的設(shè)計(jì)，往往需要在各種參數(shù)之間折衷考慮。從式（2）可以看出，增加n值會(huì)增加電路的功耗，但是可以減小Q2與Q3面積比值，從而減小芯片面積。同時(shí)在實(shí)際電路中，電路的不匹配以及溝道長(zhǎng)度調(diào)制效應(yīng)，會(huì)使在X點(diǎn)和Y點(diǎn)的電壓之間存在失調(diào)電壓Vos。當(dāng)考慮失調(diào)電壓后，輸出電壓基準(zhǔn)電壓可表示為：

從式（3）可以看出，ln（mn）越大，kRout/R1 越小，則失調(diào)電壓對(duì)帶隙基準(zhǔn)電壓的影響就越小。在設(shè)計(jì)中，通過(guò)對(duì)功耗、面積、失調(diào)電壓對(duì)基準(zhǔn)電壓的影響因素進(jìn)行綜合考慮，并經(jīng)過(guò)多次仿真，最終參數(shù)取值為 n=2，m=5，k=5，Rout=45 kΩ。

1.2 啟動(dòng)電路

在圖2所示的帶隙基準(zhǔn)電路中由于簡(jiǎn)并偏置點(diǎn)的存在，即使給電源上電，電路中的晶體管也有可能處于傳輸零電流的狀態(tài)。為了防止此種情況發(fā)生，需要啟動(dòng)電路加以解決[4]。本文設(shè)計(jì)的啟動(dòng)電路如圖2中左邊框圖內(nèi)所示，即圖中M0～M4組成的啟動(dòng)電路，當(dāng) M2柵極給高電平脈沖，M3的柵極開(kāi)始放電，即A點(diǎn)電位拉低，M3和M4導(dǎo)通，此時(shí)啟動(dòng)電路開(kāi)始工作。E和F點(diǎn)的點(diǎn)位拉高，M13～M16導(dǎo)通，完成啟動(dòng)。帶隙基準(zhǔn)電路開(kāi)始正常工作，M0導(dǎo)通，A點(diǎn)電位又慢慢拉高，M3、M4關(guān)斷，此時(shí)，啟動(dòng)電路又停止工作。

2 高精度基準(zhǔn)電流偏置的設(shè)計(jì)

2.1 電壓電流轉(zhuǎn)換器設(shè)計(jì)

為了提高基準(zhǔn)電流的電源電壓抑制比，本文采用電壓電流轉(zhuǎn)換器結(jié)構(gòu)，由一個(gè)兩級(jí)運(yùn)算放大器和一個(gè)NMOS管源極跟隨器組成。兩級(jí)運(yùn)放的設(shè)計(jì)如圖3所示，M8～M11組成第一級(jí)運(yùn)放，M13組成第二級(jí)運(yùn)放。M3～M6、R2組成自偏置電流源電路，為M12提供電流，使得M12對(duì)電源變化時(shí)的電流變化量跟隨M13對(duì)電源變化時(shí)電流變化[5]。在輸出端得到對(duì)電源紋波近似為零的電源紋波增益，以提高運(yùn)放的PSRR。圖 3中，由 M0～M2、R1組成的啟動(dòng)電路，可以使電路在很短時(shí)間內(nèi)啟動(dòng)。

圖3 兩級(jí)運(yùn)算放大器電路

2.2 電流鏡的設(shè)計(jì)

電流鏡的設(shè)計(jì)中，輸出阻抗和電流鏡匹配精度是決定電流鏡性能最重要的參數(shù)，如圖4所示。本文采用增加輔助運(yùn)放的設(shè)計(jì)方法[6]，即在M4的源和柵處增加一個(gè)運(yùn)放管M3，從而提高輸出阻抗。得到：使得VN跟隨VDS0變化，從而減小溝道長(zhǎng)度調(diào)制效應(yīng)，提高電流鏡的匹配精度。

圖4 增益提高型電流鏡電路

3 版圖和PEX（寄生參數(shù)提取仿真）

基于0.35 μm CMOS工藝設(shè)計(jì)與版圖實(shí)現(xiàn)，版圖面積為0.18 mm2，如圖5所示。在提取版圖寄生參數(shù)后，PEX仿真得到：在室溫下輸出電壓保持1.203 5 V，得到的溫度系數(shù)TC=15 ppm/℃，如圖6所示。

圖5 基準(zhǔn)電流偏置版圖

圖6 基準(zhǔn)電壓與溫度曲線(xiàn)

電流源的電源電壓抑制比如圖7所示。在低頻段，增益為90 dB，即使頻率在10 kHz，也有較高增益（30 dB），說(shuō)明電流源具有較強(qiáng)的抗干擾能力。圖8是電流鏡在外接電阻Rout從1 kΩ～400 kΩ之間變化時(shí)，輸出基準(zhǔn)的電流大小變化，誤差范圍為 0.000 1 μA，因此可以提供高精度的電流偏置。過(guò)A點(diǎn)后，由于外接電阻過(guò)高，導(dǎo)致外接電阻上的壓降很大，使MOS管進(jìn)入線(xiàn)性區(qū)工作，因此電流會(huì)迅速減小。

圖7 基準(zhǔn)電流的電源抑制比

圖8 輸出基準(zhǔn)電流與輸出電阻

本文設(shè)計(jì)了一款應(yīng)用于RF無(wú)線(xiàn)收發(fā)芯片的高精度基準(zhǔn)電流偏置電路，包括帶隙基準(zhǔn)、基準(zhǔn)電流源和電流鏡電路的設(shè)計(jì)。設(shè)計(jì)帶隙基準(zhǔn)電路時(shí)，通過(guò)對(duì)功耗、面積和失調(diào)電壓對(duì)基準(zhǔn)電壓的影響進(jìn)行綜合考慮，實(shí)現(xiàn)電路的最優(yōu)設(shè)計(jì)。設(shè)計(jì)電流源時(shí)以帶隙基準(zhǔn)電路做偏置，并采用電壓電流轉(zhuǎn)換器結(jié)構(gòu)提高電流鏡的電源抑制比。為了得到高精度的輸出基準(zhǔn)電流，本文采用了增益提高型電流鏡電路，提高電流鏡的輸出阻抗，抑制了溝道長(zhǎng)度調(diào)制效應(yīng)對(duì)輸出基準(zhǔn)電流的精度影響。采用了0.35 μm CMOS工藝設(shè)計(jì)芯片版圖，版圖面積為0.18 mm2。提取寄生參數(shù)后，PEX仿真得到，在外接電阻從1 kΩ～400 kΩ變化時(shí)，輸出基準(zhǔn)電流的誤差為0.000 1 μA，符合高精度電流偏置電路的要求。

[1]FIORI F，ROVETTI P S.Compact temperture-compensated CMOS current reference[J].Electronics Letters， 2003，39（1）：724-728.

[2]BADILLO D A.1.5V CMOS current reference with extenged temperature operating range[C].IEEE International Symposium on Circuits and System， ISCAS 2002， 2002：197-200.

[3]拉扎維.模擬 CMOS集成電路設(shè)計(jì)[M].西安：西安交通大學(xué)出版社，2003.

[4]ELDBIB I，MUSIL V.Self-cascode current controlled CCII based-tunable band pass filter[C].18th International Conference on Radioelektronika， 2008：24-25.

[5]周瑋，吳貴能，李儒章.一種高電源抑制比 CMOS運(yùn)算放大器[J].微電子學(xué)，2009，39（3）：340-343.

[6]ZEKIA， KUNTMAN H.Accurate and high output impedance current mirror suitable for CMOS current output stages[J].IEEE 1997 Electronics Letters，1997，33 （12），1042-1043.