一種基于SiP技術(shù)的加速度計(jì)有源磁懸浮控制電路

張志陽，毛寒松

（中國電子科技集團(tuán)公司第43研究所，合肥 230088）

1 引言

加速度計(jì)是以加速度的觀點(diǎn)來測(cè)量物體運(yùn)動(dòng)的傳感器，它通過檢測(cè)質(zhì)量塊的慣性力來測(cè)量載體的線加速度或角加速度。加速度計(jì)被廣泛應(yīng)用于慣性測(cè)量與慣性導(dǎo)航系統(tǒng)。其種類繁多，基本類型有閉環(huán)液浮擺式加速度計(jì)、撓性擺式加速度計(jì)、振弦式加速度計(jì)和擺式積分陀螺加速度計(jì)等。

本文介紹的有源磁懸浮控制電路應(yīng)用于閉環(huán)磁懸浮擺式積分陀螺加速度計(jì)中，該加速度計(jì)是利用自轉(zhuǎn)軸上具有一定擺性的雙自由度陀螺儀來測(cè)量加速度的一種高精度加速度計(jì)，而且在很大的量程內(nèi)能夠保持較高的測(cè)量精度。

2 有源磁懸浮控制電路的工作原理

有源磁懸浮控制電路與加速度計(jì)磁懸浮元件構(gòu)成閉環(huán)系統(tǒng)，實(shí)現(xiàn)磁懸浮元件的位置信號(hào)檢測(cè)與加力信號(hào)控制的功能。圖1是有源磁懸浮控制電路的原理示意圖。有源磁懸浮控制電路主要包括4部分：浮子位置信號(hào)檢測(cè)電路、時(shí)序控制開關(guān)、控制器、激磁/加力信號(hào)開關(guān)功率放大器。浮子位置信號(hào)檢測(cè)電路由多選一開關(guān)、前置差分放大器及相敏解調(diào)器構(gòu)成。用來測(cè)量因浮子位置變化引起磁懸浮相對(duì)磁極電感的差動(dòng)電壓信號(hào)變化量。微處理器實(shí)現(xiàn)磁懸浮元件的分時(shí)兩用（即位置傳感器作用和控制施力器作用），在微處理器的分時(shí)控制下，可將同一級(jí)磁懸浮線圈交替作為位置傳感器和加力發(fā)生器，改變磁懸浮線圈中直流加力電流的大小，以適當(dāng)?shù)膹较蚧蜉S向力，使浮子組件保持在中心位置。激磁/加力信號(hào)開關(guān)功率放大器在微處理器的分時(shí)控制下，將同一磁懸浮線圈交替作為位置傳感器和加力發(fā)生器。當(dāng)線圈作為位置信號(hào)傳感器時(shí)，微處理器使能時(shí)序開關(guān)的激磁端，激磁電流流過惠斯通電橋，通過對(duì)電橋差動(dòng)電壓的采集完成對(duì)浮子位置的測(cè)量；當(dāng)線圈作為加力發(fā)生器時(shí)，微處理器使能時(shí)序開關(guān)的加力端，根據(jù)控制算法來控制時(shí)序開關(guān)的開、合及持續(xù)時(shí)間，從而控制對(duì)磁懸浮元件的磁拉力，完成對(duì)浮子的定中控制。

圖1 有源磁懸浮電路原理示意圖

3 基于SiP技術(shù)的電路設(shè)計(jì)

3.1 SiP技術(shù)概述

隨著電子技術(shù)的發(fā)展，模塊化集成技術(shù)已日益成熟，作為設(shè)計(jì)過程中的系統(tǒng)集成技術(shù)SoC（System on Chip）和作為封裝過程中的系統(tǒng)集成技術(shù)SiP（System in Package）已成為模塊化集成的兩大主流技術(shù)。SoC的設(shè)計(jì)思想是在單個(gè)芯片上實(shí)現(xiàn)數(shù)字電路、模擬電路、RF電路、存儲(chǔ)器的集成；SiP的設(shè)計(jì)思想則是采用混合集成技術(shù)，將多種類型的元器件組合成一個(gè)緊湊的具有獨(dú)立功能的模塊。

SiP技術(shù)主要包括以下4個(gè)方面的內(nèi)容：（1）系統(tǒng)功能模塊的劃分和設(shè)計(jì)；（2）實(shí)現(xiàn)系統(tǒng)集成的載體（高性能多層基板）的設(shè)計(jì)與制備；（3）組裝技術(shù)；（4）封裝技術(shù)。

3.2 電路的功能劃分與設(shè)計(jì)

3.2.1 電路功能的劃分

有源磁懸浮控制電路與加速度計(jì)磁懸浮元件構(gòu)成閉環(huán)系統(tǒng)，應(yīng)用于某整機(jī)系統(tǒng)中。由于整機(jī)系統(tǒng)能提供本電路的裝配空間有限，對(duì)電路產(chǎn)品的體積提出了具體的要求。為了減小產(chǎn)品的體積，特別是減小產(chǎn)品的高度，以適應(yīng)整機(jī)系統(tǒng)對(duì)產(chǎn)品的裝配和使用要求，以及便于集成化，我們將有源磁懸浮控制電路劃分成3個(gè)模塊，如圖1所示：（1）SiP-1電路：包括多選一開關(guān)、前置差分放大器、位置信號(hào)的相敏解調(diào)以及磁懸浮信號(hào)的激磁電源等功能電路；（2）SiP-2電路：集成了電路的微處理器芯片，以及磁懸浮信號(hào)的鎖存和激磁使能信號(hào)的鎖存等功能電路；（3）SiP-3電路：將系統(tǒng)的20路激磁/加力功率開關(guān)集成于該模塊中。

3.2.2 SiP-1電路的設(shè)計(jì)

SiP-1的設(shè)計(jì)原理圖如圖2所示。為了提高測(cè)量精度，加速度計(jì)系統(tǒng)采用了5路磁懸浮惠斯通電橋的電路結(jié)構(gòu)作為位置傳感器和加力發(fā)生器，每路電橋輸出一組電橋差動(dòng)電壓信號(hào)。位置信號(hào)切換開關(guān)用于對(duì)5路磁懸浮惠斯通電橋電壓進(jìn)行切換。5路位置信號(hào)共用一套模擬信號(hào)預(yù)處理電路，可以大大減少元器件的個(gè)數(shù)，減小SiP-1的體積。

圖中的位置信號(hào)切換開關(guān)選用雙8選1模擬開關(guān)ADG507，它由A、B兩組8選1開關(guān)組成。本電路只使用了雙8選1模擬開關(guān)的前5路，將它作為雙5選1開關(guān)。每組電橋的差動(dòng)輸出端分別輸入到雙5選1開關(guān)的A通道和相應(yīng)的B通道，在地址碼A2A1A0的控制下，選通雙5選1開關(guān)的某一組A、B通道，如A2A1A0=001時(shí)，模擬開關(guān)的A2與B2通道被選通，此時(shí)第2路電橋的2組電壓信號(hào)被送入差分放大器中。差分放大器選用高精度的儀表放大器AD620，它具有電壓增益可調(diào)功能。相敏解調(diào)器將差分放大器的輸出信號(hào)進(jìn)行解調(diào)，輸出浮子位置的直流信號(hào)。

圖2 SiP-1的原理框圖

為了提高SiP-1電路對(duì)磁懸浮輸入信號(hào)的敏感性，電路的電壓增益設(shè)計(jì)在36倍以上。電路中的激磁電源是通過基準(zhǔn)電壓源實(shí)現(xiàn)的，以提高激磁電源的精度和穩(wěn)定性，特別是溫度穩(wěn)定性，其輸出電壓的溫度系數(shù)僅為±10×10-6/℃以內(nèi)。

3.2.3 SiP-2電路的設(shè)計(jì)

圖3是SiP-2的設(shè)計(jì)原理框圖。SiP-1輸出的浮子位置直流信號(hào)輸入到SiP-2電路中，經(jīng)A/D轉(zhuǎn)換器轉(zhuǎn)換成數(shù)字信號(hào)。通過微處理器內(nèi)算法參數(shù)的設(shè)置，SiP-2電路輸出符合系統(tǒng)控制要求的激磁使能信號(hào)、磁懸浮位置信號(hào)地址碼以及時(shí)序控制信號(hào)等。為了提高系統(tǒng)的控制精度，電路中采用了20位微處理器。

圖3 SiP-2的原理框圖

3.2.4 SiP-3電路的設(shè)計(jì)

SiP-3電路是一種多開關(guān)組件，其中含有20路電子開關(guān)。為了保證開關(guān)的電流驅(qū)動(dòng)能力，20路電子開關(guān)均采用開關(guān)三極管芯片構(gòu)成，每路開關(guān)的最大驅(qū)動(dòng)電流可達(dá)300 mA。SiP-3中的20路電子開關(guān)在SiP-2的時(shí)序控制信號(hào)作用下，實(shí)現(xiàn)磁懸浮元件的分時(shí)復(fù)用，也就是將同一磁懸浮線圈交替作為位置傳感器和加力發(fā)生器。

3.3 采用SiP技術(shù)的集成化設(shè)計(jì)

3.3.1 SiP的結(jié)構(gòu)設(shè)計(jì)

采用SiP技術(shù)實(shí)現(xiàn)電路的集成化。具體方式為采用多層共燒陶瓷基板實(shí)現(xiàn)多層布線的制作與互連，然后在多層基板的正面焊接一個(gè)密封框，在多層基板的背面焊接引線，從而形成一個(gè)SiP結(jié)構(gòu)的陶瓷外殼，如圖4。外貼元器件組裝到一體化陶瓷外殼中，再采用平行縫焊技術(shù)實(shí)現(xiàn)密封。這種SiP結(jié)構(gòu)不但可實(shí)現(xiàn)產(chǎn)品高度的最小化，而且可有效減小產(chǎn)品的底面積。

圖4 電路的SiP結(jié)構(gòu)

3.3.2 多層共燒基板工藝的選擇

在目前市場(chǎng)化的SiP產(chǎn)品中，其高性能多層基板大部分采用LTCC（Low Temperature Co-fire Ceramic）工藝制作，因?yàn)樗哂袩Y(jié)溫度低、介電常數(shù)小、高頻損耗小、可埋置無源元件等優(yōu)點(diǎn)。但是LTCC基板由于玻璃相含量較大（有時(shí)超過50%），其機(jī)械強(qiáng)度遠(yuǎn)不如HTCC基板。另外，LTCC基板的熱導(dǎo)率僅為HTCC（High Temperature Co-fire Ceramic）的20%～25%，雖然通過設(shè)置金屬散熱通孔能適當(dāng)提高LTCC基板的散熱能力，但是金屬散熱通孔的數(shù)量增多，將會(huì)更加減弱其機(jī)械強(qiáng)度。同時(shí)，LTCC的焊接區(qū)一般采用PaAg漿料燒結(jié)而成，其耐焊性與附著力受到限制。因此，本電路采用Al2O3含量為92%～93%的黑色HTCC多層共燒基板作為SiP結(jié)構(gòu)的載體。

3.3.3 HTCC多層基板的設(shè)計(jì)

（1）設(shè)計(jì)原則

HTCC的設(shè)計(jì)原則：避免直通孔，頂層過孔離密封框內(nèi)側(cè)邊緣的距離不小于0.5 mm，內(nèi)層的布線區(qū)及網(wǎng)格地層離HTCC陶瓷板邊緣的距離不小于0.7 mm。最小線條寬度為0.15 mm，最小線條邊緣間距為0.2 mm，線條邊緣與過孔邊緣的最小間距為0.2 mm，密封框的壁厚為0.6 mm，密封框焊接區(qū)的寬度為0.8 mm～1.0 mm。

（2）分層版圖

根據(jù)上述設(shè)計(jì)原則，我們對(duì)SiP-1、SiP-2、SiP-3三種電路的版圖進(jìn)行了設(shè)計(jì)，SiP-1、SiP-2、SiP-3都采用了8層基板結(jié)構(gòu)，圖5示意的是SiP-2電路的頂層和背面電極層的布線圖。

3.3.4 SiP結(jié)構(gòu)設(shè)計(jì)中的關(guān)鍵技術(shù)

（1）熱匹配性設(shè)計(jì)

為了保證外引腳、密封框及多層陶瓷基板三者的熱匹配性，外引腳和密封框的材料選用熱膨脹系數(shù)與陶瓷基板相近的4J42型柯伐材料。

（2）密封框設(shè)計(jì)的熱應(yīng)力考慮

在密封框設(shè)計(jì)中，對(duì)密封框的4個(gè)拐角（內(nèi)、外側(cè)）進(jìn)行了R1.0的倒角處理，以減小平行縫焊時(shí)密封框4個(gè)拐角處的熱應(yīng)力，提高封口質(zhì)量。

（3）對(duì)外應(yīng)力適應(yīng)性的設(shè)計(jì)考慮

產(chǎn)品在系統(tǒng)中使用時(shí)，被焊接到系統(tǒng)的PCB板上。當(dāng)某種外力使系統(tǒng)的PCB板彎曲時(shí)，產(chǎn)品的引腳勢(shì)必受到外應(yīng)力的作用。這種應(yīng)力會(huì)導(dǎo)致產(chǎn)品的引腳脫落，甚至導(dǎo)致產(chǎn)品的殼體拉裂。采用圖4所示的“Z”字結(jié)構(gòu)引腳，將會(huì)吸收或緩沖因PCB板彎曲對(duì)產(chǎn)品產(chǎn)生的應(yīng)力作用，提高產(chǎn)品的使用可靠性。

圖5 SiP-2的頂層與背面層布線圖

3.3.5 SiP結(jié)構(gòu)的工藝設(shè)計(jì)

SiP結(jié)構(gòu)的工藝流程如圖6所示。

圖6 SiP結(jié)構(gòu)的工藝流程框圖

4 集成化產(chǎn)品的技術(shù)性能

4.1 產(chǎn)品照片

SiP-1、SiP-2、SiP-3產(chǎn)品的照片如圖7。

4.2 產(chǎn)品性能參數(shù)

采用HTCC工藝的SiP技術(shù)，通過合理的電路設(shè)計(jì)，使SiP-1、SiP-2、SiP-3產(chǎn)品達(dá)到如下技術(shù)指標(biāo)。

圖7 產(chǎn)品照片

（1）SiP-1的技術(shù)參數(shù)

供電電壓：VDD=15 V±0.3 V，VSS=-15 V±0.3 V；

工作溫范圍：-55～125 ℃；

體積：≤17.6 mm×17.6 mm×3.8 mm；

重量：3.4 g；

激磁電源輸出：5 V±0.01 V；

電壓增益：36～44倍；

1通道輸出（En=1，A2A1A0=000）：2.4～2.6 V；

2通道輸出（En=1，A2A1A0=001）：4.3～4.8 V；

3通道輸出（En=1，A2A1A0=010）：-1.1～-1.9V；

4通道輸出（En=1，A2A1A0=011）：6.2～6.9 V；

5通道輸出（En=1，A2A1A0=100）：-3.0～-4.0V；

動(dòng)態(tài)功耗：≤800 mW；

解調(diào)器振蕩頻率：18.5～20.0 kHz。

（2）SiP-2的主要技術(shù)參數(shù)

供電電壓：VDD1=15 V±0.3 V，VDD2=5 V±0.3 V；

工作溫范圍：-55～125 ℃；

體積：≤29.6 mm×14.6 mm×3.8 mm；

重量：4.8 g；

單片機(jī)的時(shí)鐘頻率：20 MHz；

加力時(shí)序脈沖：高電平≥VDD2-1.0 V，低電平≤1.0 V，周期：5～30 ms；

動(dòng)態(tài)功耗：≤840 mW。

（3）SiP-3的主要技術(shù)參數(shù)

供電電壓：VDD=15 V±0.3 V，VSS=-15 V±0.3 V；

工作溫范圍：-55～125℃；

體積：≤19.6 mm×19.6 mm×3.8 mm；

重量：3.7 g；

每路開關(guān)輸出電流：≥300 mA；

每個(gè)開關(guān)三極管的飽和導(dǎo)通電壓（IC=100 mA時(shí)）：Vces≤0.28 V；

每個(gè)開關(guān)三極管的漏電流：Iceo≤0.8 μA；

動(dòng)態(tài)功耗：≤500 mW。

5 結(jié)束語

采用HTCC工藝的SiP技術(shù)制作的加速度計(jì)磁懸浮控制電路產(chǎn)品，具有體積小、高度低的特點(diǎn)，滿足了整機(jī)系統(tǒng)對(duì)產(chǎn)品體積和高度的裝配要求。同時(shí)，產(chǎn)品具有工作溫度范圍寬、參數(shù)穩(wěn)定且一致性好、重量輕、可靠性高等優(yōu)點(diǎn)，達(dá)到了整機(jī)系統(tǒng)對(duì)產(chǎn)品的設(shè)計(jì)要求，已被整機(jī)系統(tǒng)批量使用。本文介紹的基于SiP技術(shù)的電路設(shè)計(jì)方法、HTCC工藝SiP結(jié)構(gòu)的設(shè)計(jì)思想，具有一定的工程指導(dǎo)價(jià)值。

[1]王壬林.加速度計(jì)[M]. 北京：國防工業(yè)出版社，1982.

[2]竇新玉. 系統(tǒng)集成封裝技術(shù)[J]. 電子工業(yè)專用設(shè)備，2005，5.

[3]竇新玉.SIP：面向系統(tǒng)集成封裝技術(shù)[N].中國電子報(bào)，2006，6，20（第C07版）.

[4]王阿明，王峰. SIP封裝工藝[J]. 電子與封裝，2009，9（2）.

[5]石磊. 系統(tǒng)集成封裝技術(shù)是主流方向[N]. 中國電子報(bào)，2010，10，19（第009版）.

[6]楊邦朝，顧勇，馬嵩，胡永達(dá). 系統(tǒng)級(jí)封裝（SIP）的優(yōu)勢(shì)以及在射頻領(lǐng)域的應(yīng)用[J].混合微電子技術(shù)，2010，21（1）.