合并單元時間同步系統的現狀與發(fā)展

李 超 徐啟峰

（福州大學電氣工程與自動化學院，福州 350108）

合并單元接收電壓/電流互感器的信號，并將采集到的信號處理后上傳到間隔層。合并單元需要采集多路信號，有時需要使用多個合并單元，因此各路信號之間和各合并單元之間需要時間同步。隨著變電站技術的發(fā)展，各種電力參數的傳輸速率越來越高，變電站二次設備的控制算法也實現了瞬時值控制，因此對各種電力參數的時間同步提出了很高的要求。

1 時間同步相關標準與要求

國外針對變電站內通信網絡，頒布了IEC60044和IEC61850等標準，國內也頒布了GB/T20840、DL/T860和DL/T1101等標準。根據以上標準[1-3]，變電站內設備對同步準確度的要求如表1所示[1]。

表1 電力系統常用設備對時間同步的要求

由表 1可以看出，對某些參數的時間同步準確度要求很高，已經達到了微妙級。合并單元作為采集與傳輸數據的重要單元，其時間同步準確度要求最為嚴格。合并單元連接的各路互感器間需要進行時間同步，各合并單元間也需要同步。

2 合并單元間同步實現方式

根據同步時間信號傳輸協議和構架的不同，各合并單元之間的同步有3種方式：秒脈沖對時、網絡時間協議和精密時間協議。

2.1 秒脈沖（1PPS）

1PPS是指主時鐘發(fā)送周期為 1s的時鐘信號對合并單元進行時間同步。此方式無相關傳輸協議，簡單易行，穩(wěn)定性好，但需要搭建專用時間同步線路來發(fā)送秒脈沖，因此成本略高。

1PPS有基本式、主從式和主備式[4]。具體結構如圖1所示。

圖1 秒脈沖時間同步基本形式

秒脈沖對時是變電站最早采用的方法，由于設計簡單，可靠性高，取得了廣泛應用，但對時周期過長，同步的誤差較大。智能變電站已不采用此種同步方式。

2.2 網絡時間協議（NTP）

NTP（Network Time Protocol）是用來使計算機時間同步的一種協議，可達到100μs以內的時間對時[5]。NTP通過以太網連接各設備，無需搭建專用線路，成本較低，容易實現。但當路由器出現報文隊列擁塞時，將出現延時甚至報文丟失現象，穩(wěn)定性差。

NTP典型結構如圖2所示。

圖2 NTP系統結構

由圖2可見，NTP網絡組網方式非常靈活，可一對一對時，也可一對多對時。采取分層式對時方法，最多可達到15層。層數越低，對時準確度越高，通常合并單元處于第2層。

NTP有兩種工作模式適于合并單元同步：服務器/客戶端模式和廣播模式。在服務器/客戶端模式下，采用點對點連接，客戶端可被服務器同步，服務器不可能被客戶端同步。廣播模式下，采取一對多連接，服務器自動廣播時間信息，各設備接收信息后自動調整自己的時間。

1）服務器/客戶端模式

此模式工作原理如圖3所示。合并單元在t1時刻發(fā)送查詢時間的報文至服務器，服務器在t2時刻收到查詢請求，并在t3時刻回復合并單元，回復信息包含了t2和t3的時間戳，合并單元在t4時刻接收到時間信息，得到4個點的時間戳。

圖3 NTP服務器/客戶端模式對時原理

設從時間服務器tm到合并單元tn之間網絡傳輸延時為tDelay，主時鐘tm與從時鐘tn之間偏移量為tOffset。在不考慮傳輸延時的情況下有

考慮傳輸延時則有

最后從時鐘進行時間調整得到最新時間ts=tn-tOffset，時間同步得以完成。

2）廣播模式

這一模式適于多合并單元時間同步。服務器根據設定的時間間隔不間斷地向合并單元發(fā)送時間信息，各合并單元接收到時間信號后，自行根據傳輸延時時間進行調整。這一模式忽略了傳輸延時，傳輸延時需要通過實際測量得到。

NTP的優(yōu)點是方法簡單、易于實現，對時間隔可調。可以實現200μs準確度，但無法滿足T3以上等級的同步要求，因此應用較少。

2.3 精密時間協議（PTP）

在NTP的基礎上，IEC推出了IEEE1588標準[6]，其全稱為網絡測量與控制系統的精密時間同步標準，簡稱為精密時間協議PTP（Precision Time Protocol）。在硬件輔助下，準確度可達到亞微秒量級，可滿足T5等級的同步要求。PTP通過以太網進行通信，無需專用線路，成本較低，同時支持IPv4、IPv6、UDP、EtherNet、DeviceNet等多種協議，并且采用短幀傳輸，數據幀少，算法簡單，對網絡資源使用少，穩(wěn)定性高。PTP模式優(yōu)勢明顯，但由于在普通處理器中實現難度較大，尚未得到廣泛應用。

PTP的工作原理如圖4所示，主時鐘在t1時刻發(fā)送同步報文，同時得到時間戳t1，然后將時間戳t1通過跟隨報文傳送到從時鐘即合并單元。合并單元在t2時刻接收到同步報文，并記錄時間戳t2，然后接收跟隨報文得到時間戳t1。合并單元經過一定時間延時后在t3時刻向主時鐘發(fā)送延遲請求報文并記錄時間戳t3，主時鐘接收延遲請求報文并記錄時間戳t4，主時鐘將t4通過延遲應答報文發(fā)送到合并單元，合并單元得到時間戳t4。此刻合并單元已經記錄下t1、t2、t3、t4四個時間戳，進而計算tDelay和tOffset。

圖4 PTP網絡對時原理

PTP對時與NTP對時的基本原理是一致的。PTP相比NTP，其優(yōu)點是是利用數據網絡而無需時鐘專線傳輸時鐘同步信號，降低了組建同步系統的費用，同時采用硬件與軟件結合設計對各種影響同步準確度的部分進行有效矯正，提供微秒級時間同步。

近期一些新型號的處理器芯片已經集成了IEEE1588協議，通過寄存器配置或指令調用可使用此功能，這將有助于PTP的推廣應用。

在實際應用中，還要考慮路由器等交換設備的延時和滯留時間，因此需要在IEEE1588協議的基礎上加以優(yōu)化，這也是目前研究的一個重點。

以上三種合并單元間的同步方式，均有實際應用的范例，三種方式各自特點如表2所示。由于技術成熟、簡單易行，秒脈沖時間同步方法應用最多，但 IEEE1588標準的準確度遠高于其他兩種方式，是未來變電站同步系統的首要選擇，也是目前各廠商研究的重點。

表2 合并單元間時間同步方法的特性

3 合并單元內各信號同步實現方式

根據IEC60448-8和GB/T20840.8的規(guī)定，合并單元最多具有12路輸入信號，其框架如圖5所示[2,4]。

圖5 合并單元通用框圖

12路電壓/電流互感器通過光纖/電纜接入合并單元。各路信號的傳輸是相互獨立的，因此各路信號采集與傳輸存在時間不同步的問題，需要進行時間同步處理。實現各信號間時間同步的模式有兩種：合并單元內部數據處理模式和向互感器發(fā)送同步信號模式。

3.1 向互感器發(fā)送同步信號模式

合并單元將得到的時間同步時鐘按照周期采樣點數進行分頻，將分頻后的同步信號接入各互感器的數據處理單元。互感器接收時間同步信號后，開始進行AD轉換或數據傳輸[6-8]。其結構如圖6所示。

圖6 合并單元發(fā)送同步信號示意圖

此模式適合采樣頻率比較低的情況，但需要在合并單元與互感器間增加一條光纖或電纜，增加了硬件成本。

3.2 內部數據處理模式

此模式中合并單元不向各路互感器發(fā)送同步信號，而是通過軟件算法對各路數據進行相位補償。通常使用線性插值算法來實現。為了減少相位補償誤差，此模式對數據采集頻率要求較高。

目前，隨著各種處理器工作頻率的提升，數據采集器的工作頻率相應提升，其同步誤差越來越小。以一周期采集傳輸500個點為例，每采樣點時間間隔為40μs，最大同步誤差為兩倍時間間隔，即 80μs，相位差為1.4°。再通過算法補償后，同步準確度更高。因此隨著集成芯片工作頻率的提升，同步誤差越來越小，只需使用軟件算法進行補償即能實現各信號間的同步。內部數據處理模式已經得到了工程應用。

4 合并單元時間同步系統相關測試

目前合并單元時間同步系統的測試還無具體的標準，通常是將合并單元單獨測試，其方法有波形相位比較和同步脈沖比較兩種類型。

波形相位比較是將電壓/電流實際波形與檢測信號通過示波器或其它裝置進行對比，測量它們之間的相位差α，進而確定時間同步誤差，如圖7所示。

圖7 合并單元輸出波形相位差

同步脈沖比較是將兩路時鐘同步信號通過預留的干接點接入示波器或其他裝置，直接觀測其時間間隔，如圖8所示。

圖8 同步信號直接檢測

5 發(fā)展趨勢

隨著半導體集成芯片技術的發(fā)展和通信協議的不斷完善，合并單元時間同步系統的準確度會越來越高。未來合并單元時間同步系統將由更高準確度的時鐘源，更快速率的光纖以太網傳輸、更高頻率數據采集和更優(yōu)的軟件算法構成。這些方面將是我們研究的重點與方向。

在此，提出一種基于高速處理器和全光纖網絡的合并單元設計方案，如圖9所示。

圖9 合并單元設計方案

此設計方案的特點如下。

1）構架簡單、低成本、高穩(wěn)定性。只采用一個處理器，盡量減少其他器件的數量，成本低，同時提高了系統可靠度、穩(wěn)定性和無故障運行時間。目前已有處理器集成 IEEE1588和串口通信功能，如TI生產的Cortex-M3 MCU和Xilinx生產的Spartan-6 FPGA等芯片。Cortex-M3 MCU只需對寄存器進行設置即可實現，Spartan-6 FPGA是通過指令啟動GPIO配置模式來實現此功能。

2）全部光隔離設計，強抗干擾能力。合并單元的輸入信號、輸出信號、電源等接口均使用光隔離，提高抗干擾能力。

3）通信網絡集成化。光纖以太網的組網方式，同時傳輸數據信號、報警信號、控制信號和時間同步信號，無需單獨的時間同步線路。

4）高速數據采集和處理。處理器晶振頻率可到到 50～100MHz，對數據采集和處理的運算時間在幾微妙內完成。

5）T5級時間同步準確度。通過處理器內部集成IEEE1588模塊，實現合并單元間微妙級的對時；通過百兆級別的處理器運算，實現合并單元內各信號微妙級的采集與傳輸，不必向各傳感器發(fā)送同步信號，只需通過線性插值軟件算法對數據優(yōu)化。

6 結論

本文對合并單元對時系統進行了綜述，分析了時鐘源、合并單元間同步、合并單元內各信號同步的原理和方法，并展望了合并單元對時系統的發(fā)展趨勢，提出了一種全新的光纖以太網合并單元設計方案。

未來合并單元時間同步系統的準確度將隨著半導體集成芯片技術的發(fā)展和通信協議的不斷完善而提高，變電站內的網絡將由高速光纖組網實現，通信網絡兼具數據傳輸、控制、報警、時間同步等多種功能。準確度、集成度、抗干擾能力和通信速率都將大幅度提升。

[1] 中華人民共和國國家能源局.DL/T 1101-2009.電力系統的時間同步系統[S].北京：中國電力出版社，2009.

[2] International Electro-technical Commission.IEC61850.Communication Networks and Systems in Substation[S].2004.

[3] 段雄英,廖敏夫,張春鵬,黃智宇.電子式互感器合并單元同步時鐘模塊的設計[J].低壓電器,2011(15)：23-28.

[4] International Electro-technical Commission.IEEE1588.IEEE standard for a precision clock synchronization protocol for networked measurement and control systems[S].2008.

[5] 朱超,黃燦,梅軍,鄭建勇.基于FPGA與ARM的智能合并單元設計[J].電網技術,2011,35(6)：10-14.

[6] 夏梁,梅軍,鄭建勇,朱超.基于 IEC61850-9-2的電子式互感器合并單元設計[J].電力自動化設備,2011,31(11)： 135-138.

[7] 高樂,周有慶,歐陽帆.與電子式互感器接口的合并單元通信模型設計[J].電力自動化設備,2008,28(3)： 111-114.

[8] 晏玲,李偉,曹津平.采用 FPGA 實現合并單元同步采樣的方案[J].電力自動化設備,2010,30(10)：126-128.