基于FPGA的光電系統(tǒng)同步自適應(yīng)電路設(shè)計與實現(xiàn)

張寶宜，趙振海，李廣良，蘆 峰，楊永安

（西安應(yīng)用光學(xué)研究所 陜西 西安 710065）

某光電系統(tǒng)作為火炮系統(tǒng)的一個分系統(tǒng)，其主要任務(wù)和使命是接收目標(biāo)指示信息，對空中目標(biāo)進(jìn)行光電探測、捕獲和穩(wěn)定跟蹤，并測量目標(biāo)運(yùn)動參數(shù)，實時地將數(shù)據(jù)傳送給火控計算機(jī)[1]。火炮系統(tǒng)工作時，光電分系統(tǒng)接收火炮系統(tǒng)同步時鐘信號，所包含的紅外熱像儀、電視攝像機(jī)、激光測距機(jī)、視頻跟蹤器、伺服機(jī)構(gòu)等部件都要依據(jù)火炮系統(tǒng)的同步時鐘信號工作。在單體調(diào)試或者火炮系統(tǒng)同步時鐘信號出現(xiàn)故障的情況下，需選擇使用內(nèi)同步時鐘工作，傳統(tǒng)的方法是在光電分系統(tǒng)的通訊控制板上有一跳線，通過跳線選擇內(nèi)同步時鐘作為時鐘源。使用傳統(tǒng)的方法時，當(dāng)外同步信號出現(xiàn)異?；蛑袛鄷r，由于突然出現(xiàn)無同步信號的情況，會造成光電分系統(tǒng)工作紊亂，伺服機(jī)構(gòu)也有可能失控出現(xiàn)飛車現(xiàn)象，嚴(yán)重時還可能會撞擊機(jī)械限位造成伺服機(jī)構(gòu)損壞。為了查找故障原因，只能先給系統(tǒng)斷電，然后取下電路板手動跳線選擇內(nèi)同步信號，然后定位故障。由于手動跳線選擇需要手動操作，必然增加了工作量，也為人為失誤埋下了隱患。本方案設(shè)計的一種同步自適應(yīng)電路可實現(xiàn)系統(tǒng)內(nèi)外同步信號的自適應(yīng)切換，彌補(bǔ)了傳統(tǒng)方法的不足，避免了人為操作帶來的隱患，保證系統(tǒng)的安全工作。

1 FPGA芯片及Quartus II軟件介紹

現(xiàn)場可編程門陣列（FPGA）是一種用戶可編程的邏輯器件，具有高度靈活的用戶現(xiàn)場可編程方式，現(xiàn)場定義高容量電子數(shù)字系統(tǒng)的能力，可重復(fù)定義和反復(fù)改寫，由FPGA設(shè)計實現(xiàn)的產(chǎn)品具有集成度高、體積小、功耗低、可靠性高和開發(fā)周期短等特點(diǎn)，已得到大量廣泛的應(yīng)用[2]。Quartus II軟件是Altera公司開發(fā)的新一代FPGA集成開發(fā)軟件，是MAX plusII的升級版本，功能更為強(qiáng)大[3]。本系統(tǒng)選用的FPGA芯片型號為EP1K50QI208，作為同步自適應(yīng)電路的運(yùn)行載體并實現(xiàn)通訊控制板的其它邏輯控制功能。

2 同步自適應(yīng)電路工作原理

在光電分系統(tǒng)中，通訊控制板實現(xiàn)與火炮系統(tǒng)的總線通訊，負(fù)責(zé)接收火炮系統(tǒng)控制指令及同步時鐘信號，控制分系統(tǒng)各個部件正常工作。同步自適應(yīng)電路為通訊控制板功能的一部分，主要包括時鐘分頻電路、時鐘檢測電路、時鐘切換電路，其工作原理如圖1所示。

系統(tǒng)上電后，由通訊控制板在板晶振經(jīng)分頻器產(chǎn)生系統(tǒng)所需的各種同步時鐘信號。將系統(tǒng)同步信號、內(nèi)時鐘信號送入時鐘檢測電路，通過對系統(tǒng)同步信號脈沖沿的檢測、判斷，可由檢測電路輸出的電平信號判斷系統(tǒng)同步信號的有無，當(dāng)輸出檢測電平信號為高時，表明有系統(tǒng)同步信號，為低電平時表明無系統(tǒng)同步信號。時鐘切換電路接收檢測電平信號，為高電平時輸出系統(tǒng)同步信號，為低電平時輸出內(nèi)同步信號，如此實現(xiàn)了輸出同步信號的自適應(yīng)切換，從而同步信號不會中斷，保證系統(tǒng)的安全工作。

圖1 同步自適應(yīng)電路工作原理圖Fig.1 Principle of synchronous adaptive circuit diagram

在單板調(diào)試時，由于無系統(tǒng)同步信號，由通訊控制板在板晶振產(chǎn)生分系統(tǒng)內(nèi)各個部件所需的同步信號。

3 同步自適應(yīng)電路設(shè)計

本電路設(shè)計在Quartus II 7.2軟件中開發(fā)實現(xiàn)，采用圖形設(shè)計和VHDL硬件描述語言混合設(shè)計方式[4-6]。同步信號自適應(yīng)電路由時鐘分頻電路、時鐘檢測電路、時鐘切換電路構(gòu)成。本系統(tǒng)中接收的同步信號周期為20 ms。

3.1 時鐘分頻電路

時鐘分頻電路如圖2所示，clkin為在板晶振輸出的20MHz時鐘信號，經(jīng)多極計數(shù)分頻后輸出電路所需的160us_clk信號。圖3所示電路，20msINNER為系統(tǒng)所需的20 ms內(nèi)同步信號；EN_IN_20MS為使能信號，EN_IN_20MS為高電平時，輸出有效；reset為輸入的復(fù)位信號，低電平有效。

圖2 分頻電路Fig.2 Frequency dividing circuit

圖3 內(nèi)部20ms產(chǎn)生電路Fig.3 Internal 20ms circuit

3.2 時鐘檢測電路

內(nèi)外時鐘信號檢測電路如圖4所示，輸入信號160us_clk為分頻電路分頻所得，sys20 ms為接收的火炮系統(tǒng)20 ms外同步信號，輸出信號dianping為電平檢測信號。檢測電路采用VHDL硬件描述語言設(shè)計，判斷有外同步信號時，輸出信號dianping變?yōu)楦?，無外同步信號時，輸出信號dianping變?yōu)榈?。從而就可根?jù)信號dianping判斷有無外同步信號，為了保證其判斷的可靠性，防止時鐘誤切換，實際系統(tǒng)工作中判斷連續(xù)3個周期。

3.3 時鐘切換電路W

時鐘切換電路如圖5所示，通過對檢測電平dianping信號的邏輯判斷，20msout為輸出給光電系統(tǒng)內(nèi)部所需的同步時鐘信號。即有系統(tǒng)同步sys20ms時，dianping信號為高，輸出的20msout即為sys20ms信號；無系統(tǒng)同步sys20ms時，dianping信號為低， 輸出的20msout即為20msINNER信號。

3.4 波形仿真

圖4 時鐘檢測電路Fig.4 Clock detecting circuit

圖6所示為無系統(tǒng)同步信號的仿真波形，即此時信號dianping為低電平。圖7為有系統(tǒng)同步信號的仿真波形，即當(dāng)信號dianping變?yōu)楦唠娖胶?，輸出同步時鐘20msout即為系統(tǒng)同步sys20ms。

圖5 時鐘切換電路Fig.5 Clock switching circuit

4 結(jié)束語

文中主要介紹了同步自適應(yīng)電路的工作原理、電路設(shè)計及波形仿真，電路設(shè)計簡單、可靠。將電路集成在一片F(xiàn)PGA芯片中，使得電路集成度高、調(diào)試維護(hù)方便，易于升級改進(jìn)。本電路已在某光電系統(tǒng)中成功應(yīng)用，經(jīng)驗證，同步自適應(yīng)電路彌補(bǔ)了傳統(tǒng)方法的不足，避免了人為操作帶來的隱患，保證系統(tǒng)可靠穩(wěn)定的工作。

圖6 無系統(tǒng)同步仿真波形Fig.6 No system of synchronous simulation waveform

圖7 有系統(tǒng)同步仿真波形Fig.7 A system of synchronous simulation waveform

[1]高雅允，高岳，張開華.軍用光電系統(tǒng)[M].北京:北京理工大學(xué)出版社，1996.

[2]劉愛榮，王振成，曹瑞，等.EDA技術(shù)與CPLD/FPGA開發(fā)應(yīng)用簡明教程[M].北京：清華大學(xué)出版社，2007.

[3]Altera Corporation.ACEX 1K Programmable Logic Device Family Data Sheet[EB/OL].[2013-03-05].http://www.altera.com.cn/literature/ds/archives/acex.pdf.

[4]李迎九，肖柳明.基于FPGA的數(shù)字通信系統(tǒng)同步電路設(shè)計[J].湘潭師范學(xué)院學(xué)報，2005，3（1）：88-90.

LI Ying-jiu，XIAO Liu-ming.Synchronous circuit in digital communication system design based on FPGA[J].Journal of Xiangtan Teachers College，2005，3（1）:88-90.

[5]王斌.高速時鐘電路的EMC設(shè)計[J].電源技術(shù)，2006（12）：29-34.

WANG Bin.EMC design of high-speed clock circuit[J].Journal of Power Supply Technology，2006（12）:29-34.

[6]李曉敏，田熙燕.基于VHDL語言的數(shù)字時鐘設(shè)計[J].電子設(shè)計工程，2011，7（13）:30-32.

LI Xiao-min，TIAN Xi-yan.Design of digital clock based on VHDL language[J].Journal of Electronic Design Engineering，2011，7（13）:30-32.