一種改進(jìn)的cic濾波器設(shè)計(jì)方法

楊曉云

摘要：本文通過(guò)介紹CIC濾波器的基本原理以及傳統(tǒng)CIC濾波器在軟件無(wú)線電接收器中的衰減不足的缺點(diǎn)，提出了級(jí)聯(lián)新的COSINE濾波器和SINE濾波器來(lái)提高其衰減倍數(shù)和低通帶寬，從而滿(mǎn)足現(xiàn)代無(wú)線電通信的衰減要求。

關(guān)鍵詞：CIC濾波器 COSNIE濾波器 軟件無(wú)線電 衰減

1.概述

隨著科學(xué)技術(shù)不斷迅猛發(fā)展以及國(guó)民經(jīng)濟(jì)不斷快速提高，移動(dòng)通信系統(tǒng)已經(jīng)在廣泛應(yīng)用到社會(huì)的各個(gè)角落，而軟件無(wú)線電由于不完全依賴(lài)于硬件，只需下載和更新相應(yīng)軟件即可升級(jí)無(wú)線通信頻帶、空中接口協(xié)議和功能被廣泛應(yīng)用到現(xiàn)代無(wú)線移動(dòng)通信中。由于無(wú)線同種中，A/D帶寬很靠近天線，A/D采樣后數(shù)據(jù)速率很高，而采樣率不一定是符號(hào)或碼片速率整數(shù)倍，所以軟件無(wú)線電通過(guò)CIC濾波器的抽取和內(nèi)插來(lái)實(shí)現(xiàn)采樣率變換，從而降低采樣率，減少后級(jí)處理的運(yùn)算量，降低了移動(dòng)通信系統(tǒng)對(duì)硬件和軟件的要求。然而傳統(tǒng)的CIC濾波器提供的采樣率轉(zhuǎn)換因子是有限的，而且傳送帶寬存衰減現(xiàn)象，不能滿(mǎn)足軟件無(wú)線電的需求，所以要對(duì)傳統(tǒng)的CIC濾波器性能進(jìn)行改進(jìn)，以達(dá)到現(xiàn)代移動(dòng)通信的需求。

2.CIC濾波器原理以及改進(jìn)的方法

2.1傳統(tǒng)CIC濾波器原理

CIC濾波器是Hogenauer E. B.于1981年提出的，由多級(jí)積分器（Integrator）、抽取器以及多級(jí)梳狀濾波器（Comb Filter）組成的用來(lái)實(shí)現(xiàn)抽取、內(nèi)插的軟件無(wú)線電的第一級(jí)低通濾波器。CIC濾波器基本框圖如圖1.所示。

圖1. CIC濾波器基本框圖

在高采樣頻率fs下，CIC濾波器中的每個(gè)積分器都是反饋系數(shù)為1的單極點(diǎn)IIR濾波器。其傳遞函數(shù)為：

H（z）=（1-z-1）

其頻域響應(yīng)為

H（ejw）=（1-e-jw）-1

故而，通過(guò)多級(jí)的積分濾波器，傳遞函數(shù)為每個(gè)積分器的傳遞的乘積，而后通過(guò)提取器，將低頻率的信號(hào)提取出來(lái)，為多級(jí)梳妝濾波器輸入信號(hào)。CIC濾波器中的提取器一般將多級(jí)積分器輸出信號(hào)fs提取出其中fs/R（R為頻率變化因子的整數(shù)倍）頻率的信號(hào)作為多級(jí)梳狀濾波器的輸入信號(hào)頻率。

每一個(gè)梳狀濾波器以fs/R的頻率為輸入，微分延遲M個(gè)樣本，其中M為改變?yōu)V波器頻率相應(yīng)而設(shè)置，實(shí)際工作中一般取值1或者2。故而，每個(gè)梳狀濾波器的傳遞函數(shù)為：

Hc（z）=1-z-RM

當(dāng)M為1，傳遞函數(shù)為：

Hc（z）=1-z-R

其頻域響應(yīng)為

Hc（ejw）=1-e-jwR

故而CIC濾波器的N級(jí)積分器和梳狀濾波器，其傳遞函數(shù)為：

其頻域相應(yīng)為

2.2傳統(tǒng)CIC濾波器改進(jìn)方法

傳統(tǒng)CIC濾波器電路結(jié)構(gòu)中無(wú)乘法器，使得電路復(fù)雜性大大降低，且其各個(gè)模塊系統(tǒng)均為正數(shù)，無(wú)需額外的存儲(chǔ)電路來(lái)存儲(chǔ)系數(shù)，故而適合應(yīng)用在現(xiàn)代無(wú)線移動(dòng)通信系統(tǒng)，但是CIC濾波器在抽取率為32時(shí)，其第一旁瓣對(duì)于主瓣衰減約為15db，不能滿(mǎn)足實(shí)際應(yīng)用中對(duì)濾波器阻帶衰減的要求，然而采取級(jí)聯(lián)CIC濾波器的方法雖然一定程度上增加了阻帶衰減系數(shù)，但是經(jīng)過(guò)多CIC濾波器之后產(chǎn)生的信號(hào)出現(xiàn)混疊現(xiàn)象，而且主瓣曲線不平，所以我們需要采取新的設(shè)計(jì)方案來(lái)對(duì)級(jí)聯(lián)CIC濾波器進(jìn)行改進(jìn)，來(lái)彌補(bǔ)上述不足。

為了改善CIC濾波器阻帶衰減不足的缺點(diǎn)，采用一種新型的COSINE濾波器，其傳遞函數(shù)為：

Hcos（zN）=0.125（1+z-2N）（1+z-N）2

其頻域響應(yīng)為：

|Hcos（ejNw）|=（1/2）|cosNw + cos2Nw|

將此COSINE濾波器級(jí)聯(lián)到CIC濾波器之后，來(lái)改善傳統(tǒng)CIC濾波器阻帶衰減不足的缺點(diǎn)。對(duì)COSINE濾波器來(lái)說(shuō)，不同的N值表現(xiàn)出不同幅頻響應(yīng)特性，如圖2. （a）所示。當(dāng)Ni=M/2i+1時(shí)，此時(shí)CIC濾波器和COSINE濾波器的第一個(gè)零點(diǎn)重合，從而使得主瓣內(nèi)頻率有效通過(guò)，第一個(gè)零點(diǎn)附近旁瓣衰減增加。當(dāng)M為32時(shí)，CIC濾波器和COSINE濾波器級(jí)聯(lián)的傳遞函數(shù)為：

其中，

H1 = （1/2）[（1-z-2）/（1-z-1）]

H2 = （1/4）[（1-z-8）/（1-z-2）]

H3 = （1/4）[（1-z-32）/（1-z-8）]

圖2. 4階CIC濾波器級(jí)聯(lián)和CIC濾波器與CONSINE濾波器級(jí)聯(lián)幅頻響應(yīng)對(duì)比圖

當(dāng)CIC濾波器與COSINE濾波器級(jí)聯(lián)后傳遞函數(shù)中k1 = 4， k2 = k3 = 2； n1 = 2， n2 = n3 =4，其幅頻響應(yīng)與CIC濾波器4階級(jí)聯(lián)時(shí)的幅頻響應(yīng)對(duì)比如圖2. （b） 所示。由圖可知，4階級(jí)聯(lián)的CIC濾波器第一旁瓣相對(duì)于主瓣的衰減約為53dB，而CIC濾波器與COSINE濾波器級(jí)聯(lián)的第一旁瓣相對(duì)于主瓣衰減則達(dá)到了102dB，也就是說(shuō)CIC濾波器與COSINE濾波器級(jí)聯(lián)的衰減相當(dāng)于4階CIC濾波器級(jí)聯(lián)衰減的2倍，從而在大大簡(jiǎn)化了電路結(jié)構(gòu)。

由圖2. （b） 可知，CIC濾波器與COSINE濾波器級(jí)聯(lián)后低通帶寬相對(duì)CIC較差，故而可在其后級(jí)聯(lián)一個(gè)SINE濾波器，其傳遞函數(shù)為：

HSIN（z）=（1/4）（-1 + 6z-M/2–z-M）

其頻域響應(yīng)為：

HSIN（ejw）=e-jwM/2[1 + sin2（Mw/4）]

其中M必須為偶數(shù)，這樣才能避免分?jǐn)?shù)延時(shí)。

將SINE濾波器級(jí)聯(lián)到CIC濾波器和COSINE濾波器級(jí)聯(lián)的后邊，來(lái)提高整個(gè)改進(jìn)型的CIC濾波器旁邊衰減不足以及低通性能差的缺點(diǎn)，為整個(gè)無(wú)線電接收器提供第一級(jí)信號(hào)濾波。

3.改進(jìn)的CIC濾波器在FPGA中的實(shí)現(xiàn)

根據(jù)第二章節(jié)的CIC濾波器和COSINE濾波器級(jí)聯(lián)的傳遞函數(shù)，我們可以在FPGA中設(shè)計(jì)程序算法，從而將改進(jìn)的CIC濾波器在FPGA中實(shí)現(xiàn)。

由于

H1 = （1/2）[（1-z-2）/（1-z-1）]=0.5（1+z）

H2 = （1/4）[（1-z-8）/（1-z-2）]=0.25（1+z2）（1+z）

H3 = （1/4）[（1-z-32）/（1-z-8）]=0.25（1+z2）（1+z）

所以可以將復(fù)雜的遞歸函數(shù)改為非遞歸算法結(jié)構(gòu)，降低芯片功耗和資源；其次二者濾波器的部分電路再次降低頻率，是的每一級(jí)表達(dá)式都可以與非遞歸算法的表達(dá)式相結(jié)合，從而大大減少存儲(chǔ)單元數(shù)量。由于中間的第二、三、四級(jí)階數(shù)比較高，可通過(guò)將每級(jí)分解來(lái)提高提高電路運(yùn)算速率。例如第二級(jí)與第四級(jí)均為10階，分解為2個(gè)5階級(jí)聯(lián)的結(jié)構(gòu)，第三級(jí)為14階，分解為兩個(gè)5階和一個(gè)4階。這樣除了SINE濾波器，整個(gè)改進(jìn)型濾波器只有（1 +z-1）4與（1+z-1）5兩種結(jié)構(gòu)，這種高度規(guī)則的結(jié)構(gòu)使電路設(shè)計(jì)和版圖設(shè)計(jì)變得更加容易。

參考文獻(xiàn)：

[1]何立志，邱洋，何松.軟件無(wú)線電數(shù)字下變頻技術(shù)研究及FPGA實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2010（11）.

[2]Yonghong Gao，，Lihong Jia，and Hannu Tcnhunen. A Partial-Pol- yphase VLSI Architecture for Very High Speed CIC Decimation Fil- ters. IEEE Racifie Rim Conference on communications，com- puters and signal processing，1999.

[3]Ma Zhi-gang，Wen Bi-yang，Zhou Hao，Bai Li-yun.CIC filter theory in DDC and implementation by using FPGA[J]. Wuhan University Journal of Natural Sciences，2004（6）.

[4]李凱勇.CIC濾波器改進(jìn)及其FPGA實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2013（01）.

[5]WSJIH A.GORDON L Efficient sample rate conversion for software radio systems，2006（03）.

[6]Mitola J.The software radio architecture.IEEE Communication Magazine[J].1995，33（5）：26-381.

[7]Ma Zhi-gang，Wen Bi-yang，Zhou Hao，Bai Li-yun.CIC Filter Theory in DDC and Implementation by Using FPGA[J].Wuhan University Journal of Natural Sciences，2004（06）.