采用AD9913的低相噪頻率合成器設計

周存麒

摘要：低相噪頻率合成是通信電路設計中的關(guān)鍵技術(shù)，在射頻和微波領(lǐng)域應用廣泛。文章闡述了混頻鎖相的原理，通過建立噪聲模型，對影響相位噪聲的主要因素進行了詳細論述，并結(jié)合AD9913介紹了一種低相噪頻率合成具體方案，并給出了指標測試結(jié)果。本文網(wǎng)絡版地址：http：//www. eepw.com.cn/article/164390.htm

關(guān)鍵詞：混頻鎖相；低相噪；AD9913

DOI： 10.3969/j.issn.1005-5517.2013.9.011

引言

在現(xiàn)代復雜電磁環(huán)境中，要提高接收機的信號截獲能力和動態(tài)范圍，需對頻率合成器進行捷變頻和低相噪設計。隨著數(shù)字集成電路的高速發(fā)展，低噪聲、高性能的數(shù)字鎖相環(huán)已得到廣泛應用，它具有體積小、成本低和易于調(diào)試等優(yōu)點。

DDS在相對帶寬、頻率轉(zhuǎn)換時間、相位連續(xù)性、正交輸出、高分辨力以及集成度等性能指標上遠遠超過了傳統(tǒng)頻率合成技術(shù)的水平，為系統(tǒng)提供了優(yōu)于模擬信號源的性能。

對于工作頻率高、變頻間隔相對較小的鎖相合成器，如果采用前置分頻法，則環(huán)路分頻比較大，在反饋支路進行頻率下移，可有效減小環(huán)路分頻比，有利于改善系統(tǒng)的相位噪聲和動態(tài)響應特性。

混頻鎖相合成技術(shù)相噪特性分析

鎖相頻率合成主要分為單環(huán)鎖相和混頻鎖相兩種。單環(huán)鎖相頻率合成是工程中常用的設計方法，其優(yōu)點是結(jié)構(gòu)簡單、體積小，且容易實現(xiàn)，缺點是當環(huán)路輸出頻率較高時分頻比較大，無法實現(xiàn)低相噪設計要求。

混頻鎖相方式增加了頻率搬移電路，通過在反饋支路對輸出頻率進行下移，從而降低了環(huán)路分頻比，實現(xiàn)對系統(tǒng)輸出相位噪聲的改善，設計原理如圖1所示。圖中，輸出頻率經(jīng)取樣本振混頻后得到一個較低的中頻，與參考信號鑒相，鑒相產(chǎn)生的誤差電壓經(jīng)環(huán)路濾波后除去高頻分量和帶外噪聲，去調(diào)諧VCO以改變輸出頻率。

在充分考慮參考信號、VCO和鑒相器引入相位擾動的基礎上，忽略一些次要因素，可建立圖1所對應的系統(tǒng)相位噪聲疊加模型，如圖1所示。

將噪聲源進行疊加，經(jīng)過簡單地推導，可得出系統(tǒng)單邊帶相位噪聲功率譜密度為：

根據(jù)相位噪聲最優(yōu)原則，環(huán)路濾波器的轉(zhuǎn)折頻率ωn應取在式（2）、（3）的交點，其閉環(huán)特性為：在環(huán)路帶寬內(nèi)，系統(tǒng)輸出的相位噪聲主要取決于參考信號和數(shù)字鑒相器基底噪聲，在環(huán)路帶寬外，相位噪聲則主要由VCO決定。

原理框圖

混頻鎖相合成器由DDS電路、混頻電路、壓控振蕩器、鑒相器、環(huán)路濾波器、程序分頻器等基本電路構(gòu)成。具體原理框圖見圖2。

主鎖相環(huán)中，3200～3550MHz的輸出信號通過取樣本振下變頻至400～750MHz，分頻后與參考信號鑒相。取樣本振（2.8GHz）由100MHz高穩(wěn)晶振經(jīng)倍頻濾波后產(chǎn)生。

本方案中，環(huán)路濾波器按500kHz帶寬設計環(huán)路參數(shù)，因此在近載頻處，對相位噪聲有直接影響的因素是參考信號、倍頻噪聲和鑒相/分頻器本底噪聲，在遠載頻處，相位噪聲則主要受壓控振蕩器的開環(huán)特性決定。

AD9913介紹

AD9913是美國ANALOG DEVICES公司生產(chǎn)的新型低功耗直接數(shù)字頻率合成器（DDS），它采用先進的DDS技術(shù)，結(jié)合內(nèi)部高速高性能的D/A轉(zhuǎn)換器和比較器，可編程參考時鐘倍乘器形成可編程、可靈活使用的頻率合成功能。AD9913產(chǎn)生高穩(wěn)定、頻率相幅可編程的正弦波，可作為信號源廣泛應用于通信工程、雷達儀器儀表、高速計算機及導航系統(tǒng)中。

AD9913具有以下重要特性：100MHz模擬輸出和0.058Hz或更高的頻率分辨率；相位噪聲≤-135dBc的每Hz@1kHz偏移（DAC輸出）；出色的動態(tài)性能：≥80dB的SFDR@100MHz（±100kHz偏移）；自動線性掃頻能力；極低功耗（50mw，1.8V電源）；可選的PLL REF_CLK倍頻，最高工作時鐘可達250MHz。

AD9913內(nèi)部集成了DDS模塊、10位DAC、REF_CLK輸入電路、時序和邏輯控制電路以及對外I/O接口模塊等，內(nèi)部功能方框圖見圖3。

相噪分析

器件選型上，100MHz參考源采用恒溫晶體振器，相位噪聲設計值應不低于-155dBc/Hz/10k，本振由階躍二極管倍頻電路實現(xiàn)，DDS采用AD9913，鑒相/分頻器則采用HMC700。

其中，DDS用100MHz時鐘激勵輸出23.88～25MHz時，其相位噪聲小于-145dBc/Hz/10k，經(jīng)混頻除4后相位噪聲可達-155dBc/Hz/10k，鑒相/分頻器的本底相位噪聲值為-225dBc/Hz。

由公式（2）可估算出近載頻10k時（M=28，N=40），系統(tǒng)閉環(huán)輸出相位噪聲為：

實際測量如圖4所示，合成器的相位噪聲測量結(jié)果與計算基本吻合。

雜散抑制

本方案中，合成器雜散的主要來源有以下三個部分。

（1）DDS（AD9913）產(chǎn)生的雜散。通過在DDS輸出端的帶通濾波器將DDS產(chǎn)生的雜散濾除。

（2）混頻產(chǎn)生組合頻率分量。取樣本振與VCO輸出混頻后，除得到有用的中頻信號外，還會產(chǎn)生大量無用的組合分量，這些無用分量如果不加以抑制，會泄漏到合成器輸出端，形成雜散。設計時通過方向性較強的放大器級聯(lián)提供反向隔離，同時在混頻器后面設計一個帶通濾波器，濾除混頻后的雜散信號，并在電路上進行良好的屏蔽，以保證系統(tǒng)指標要求。

（3）鑒相頻率泄漏。鑒相頻率來自分頻產(chǎn)生的矩形脈沖，包含著豐富的混波分量，電路中需通過環(huán)路濾波器進行抑制，為達到更好阻帶特性，可在環(huán)路中附加一個LC低通濾波器來實現(xiàn)。

結(jié)束語

本文介紹了一種用于超短波通信設備的C波段低相噪頻率合成器，并詳細分析了其相位噪聲、雜散抑制性能。在調(diào)試過程中，作環(huán)路濾波器所產(chǎn)生的噪聲對試驗結(jié)果有較大影響，使得環(huán)路轉(zhuǎn)折頻率附近有底噪聲干擾現(xiàn)象，通過改進環(huán)路濾波器的參數(shù)后解決干擾。該合成器已投入工程中應用，實用效果較好。

參考文獻：

[1] AD9913 Datasheet[Z].Analog Device Corp.

[2] HMC440 Datasheet[Z].HITTITE Corp.

[3] 方立軍.一種C波段低相噪鎖相頻率合成器[J].現(xiàn)代電子，2001，73，（4）：41-45

[4] 趙海清.一種新穎的頻率合成器捷變頻方案[J].電訊技術(shù)，2002，42，（4）：5-8

[5] 趙彥芬.頻率合成器環(huán)路濾波器的設計[J].無線電工程，2006，36，（4）：39-41

[6] 張廣顯，白錫巍.階躍二極管高階倍頻器研制[J].半導體情報，2000，37，（2）：50-52