DSP TMS320F28335電磁干擾復(fù)位問題研究

張道勇，張輝

(1.廣州數(shù)控信息科技有限公司，廣東廣州510663;2.廣東第二師范學(xué)院物理系電子教研室，廣東廣州510303)

伴隨著微處理器、電力電子、計(jì)算機(jī)仿真技術(shù)的不斷進(jìn)步，促使交流伺服控制技術(shù)向數(shù)字化、智能化、小型化和網(wǎng)絡(luò)化的方向發(fā)展。DSP 以其快速強(qiáng)大的運(yùn)算和處理能力，滿足了交流伺服電機(jī)驅(qū)動(dòng)裝置控制系統(tǒng)對實(shí)時(shí)性和處理算法復(fù)雜性的要求，特別是在要求高精度、高響應(yīng)的應(yīng)用場合，如數(shù)控機(jī)床、機(jī)器人等領(lǐng)域。

基于DSP 的控制系統(tǒng)是一個(gè)高速、復(fù)雜的數(shù)模混合系統(tǒng)，在工業(yè)過程中會(huì)受到各種干擾，使得系統(tǒng)不能正常運(yùn)行。同時(shí)，DSP 系統(tǒng)又不可避免地向外輻射電磁波，對周圍的電子設(shè)備產(chǎn)生干擾。因此，抑制電磁干擾，提高系統(tǒng)電磁兼容性，成為設(shè)計(jì)DSP 控制系統(tǒng)必須考慮的因素［1］。

在使用DSP TMS320F28335 處理器控制數(shù)字電機(jī)的應(yīng)用中，由于數(shù)控機(jī)床現(xiàn)場的電磁條件十分復(fù)雜［2］，為了保證系統(tǒng)運(yùn)行的實(shí)時(shí)性、穩(wěn)定性和可靠性，必須很好地進(jìn)行復(fù)位及抗干擾設(shè)計(jì)。下面就結(jié)合基于TMS320F28335 的交流伺服驅(qū)動(dòng)裝置的設(shè)計(jì)體會(huì)，詳細(xì)分析引起DSP 控制系統(tǒng)復(fù)位的原因，并給出完整的復(fù)位相關(guān)電路原理設(shè)計(jì)及PCB 布局布線解決方案。在工程實(shí)踐中證明，這些方法和措施能很好地提升DSP 控制系統(tǒng)的穩(wěn)定性、可靠性和抗干擾能力。

1 系統(tǒng)體系結(jié)構(gòu)及主要功能

交流伺服驅(qū)動(dòng)裝置主要由控制電路和功率電路兩部分組成，控制電路主要包括DSP 和FPGA，功率電路主要包括開關(guān)電源和IPM 模塊，其體系結(jié)構(gòu)如圖1所示。

圖1 交流伺服驅(qū)動(dòng)裝置體系結(jié)構(gòu)原理框圖

DSP 器件選用TI 公司32 位浮點(diǎn)型數(shù)字信號處理器TMS320F28335，主要完成位置指令的接收、矢量控制算法實(shí)現(xiàn)、PWM 信號輸出、人機(jī)界面顯示管理等功能。FPGA 負(fù)責(zé)電機(jī)電流采樣片外AD 轉(zhuǎn)換的控制處理、擴(kuò)展輸入輸出接口、獲取編碼器位置指令信息和報(bào)警信號的實(shí)時(shí)處理等。

2 復(fù)位現(xiàn)象的原因分析

在進(jìn)行EMC 電磁兼容試驗(yàn)時(shí)，CNC(Computer Numerical Controller)數(shù)控系統(tǒng)作為上位機(jī)，控制伺服裝置驅(qū)動(dòng)電機(jī)以額定速度運(yùn)轉(zhuǎn)，經(jīng)常會(huì)碰到DSP復(fù)位現(xiàn)象。并且EMC 試驗(yàn)等級越高，出現(xiàn)復(fù)位現(xiàn)象的概率越大。EMC 試驗(yàn)結(jié)果，如表1所示。對于數(shù)控伺服驅(qū)動(dòng)裝置來說，出現(xiàn)復(fù)位現(xiàn)象，是不能容忍的?？偨Y(jié)引起復(fù)位的原因有如下幾點(diǎn):

(1)程序“跑飛”，看門狗復(fù)位

由于硬件方面的電磁干擾，引起DSP 處理器出現(xiàn)數(shù)據(jù)采集誤差增大、RAM 數(shù)據(jù)受干擾發(fā)生變化以及程序計(jì)數(shù)器PC 值改變、程序跳轉(zhuǎn)錯(cuò)位，從而導(dǎo)致程序“跑飛”或陷入死循環(huán)的情況，進(jìn)而引發(fā)DSP看門狗復(fù)位。

(2)電磁干擾DSP 復(fù)位信號

對于TMS320F28335 而言，復(fù)位是不可屏蔽的外部中斷，是優(yōu)先級別最高的中斷。為保證DSP 芯片在電源未達(dá)到要求的電平時(shí)，不會(huì)產(chǎn)生不受控制的狀態(tài)，必須在系統(tǒng)中加入電源監(jiān)控和上電復(fù)位電路，由該電路確保系統(tǒng)加電過程中，在內(nèi)核電壓和外圍端口電壓達(dá)到要求之前，DSP 芯片始終處于復(fù)位狀態(tài)。同時(shí)，如果電源電壓一旦降到門限值以下，則強(qiáng)制芯片進(jìn)入復(fù)位狀態(tài)，確保系統(tǒng)穩(wěn)定工作。對于復(fù)位電路的設(shè)計(jì)，一方面應(yīng)確保復(fù)位低電平時(shí)間足夠長，保證DSP 可靠復(fù)位;另一方面應(yīng)保證穩(wěn)定性良好，防止DSP 誤觸發(fā)復(fù)位。

在靜電放電抗擾度試驗(yàn)、電快速瞬變脈沖群試驗(yàn)等試驗(yàn)中，攜帶高能量的瞬態(tài)脈沖干擾將嚴(yán)重地影響數(shù)據(jù)傳輸和控制狀態(tài)，其干擾部位表現(xiàn)在復(fù)位信號、時(shí)鐘發(fā)生器，總線數(shù)據(jù)傳輸?shù)龋ㄟ^地線、電源線、分布電容、分布電感的耦合帶入低壓數(shù)字電路中，有時(shí)嚴(yán)重地干擾了數(shù)字信號處理器的運(yùn)算，表現(xiàn)為失控、程序“跑飛”和DSP 復(fù)位引腳XRS 產(chǎn)生低電平脈沖信號，芯片直接復(fù)位。

(3)電磁干擾DSP JTAG 接口復(fù)位信號

JTAG 是IEEE1149.1［3］規(guī)定的一種邊界掃描協(xié)議，用于對IC 集成電路器件的外部接口總線狀態(tài)進(jìn)行掃描。DSP 采用JTAG 接口作為其內(nèi)核與PC 機(jī)通信的中介，實(shí)現(xiàn)數(shù)字信號處理器在線仿真與燒寫程序。DSP JTAG 接口共提供TMS、TDI、TDO、TCK、TCK_RET、TRST、PD、EMU0、EMU1 等信號。其中:TMS 為測試模式選擇，信號由仿真器發(fā)起，目標(biāo)板為接收端;TDI 為數(shù)據(jù)輸入，即數(shù)據(jù)由仿真器端傳向目標(biāo)板;TDO 為數(shù)據(jù)輸出，其方向與TDI 相反，即PC 端讀取的來自目標(biāo)板的數(shù)據(jù);TCK 是仿真器發(fā)向目標(biāo)板的時(shí)鐘信號;TCK_RET 為目標(biāo)板向仿真器返回的時(shí)鐘信號，實(shí)際上是一種應(yīng)答驗(yàn)證信號;PD起電平驗(yàn)證的功能;EMU0、EMU1 信號用于對多處理器的目標(biāo)板進(jìn)行仿真;TRST 是仿真器發(fā)起的復(fù)位信號，用于JTAG仿真模式的復(fù)位［4］。

實(shí)際應(yīng)用中，JTAG 接口采用的是標(biāo)準(zhǔn)的2.54 mm 間距封裝的雙排針，在電磁干擾嚴(yán)重的工作環(huán)境中，JTAG 接口復(fù)位信號有可能被瞬態(tài)脈沖干擾拉為高電平使芯片進(jìn)入仿真模式而復(fù)位。

3 提升EMC 性能的改進(jìn)措施

工程應(yīng)用中，一般通過接地［5］、濾波［6］、電磁屏蔽［7］等技術(shù)，抑制和隔離電磁干擾。針對于交流伺服驅(qū)動(dòng)裝置的應(yīng)用實(shí)際，可以采取以下具體措施來提高系統(tǒng)的電磁兼容性，進(jìn)而抑制、杜絕復(fù)位現(xiàn)象的發(fā)生。

3.1 程序“跑飛”，看門狗復(fù)位的改進(jìn)措施

(1)采用數(shù)字濾波的方法，抑制疊加在模擬輸入信號上的噪聲影響，防止突發(fā)性干擾;

(2)對于輸入的開關(guān)信號進(jìn)行防抖動(dòng)處理，并輔之硬件低通濾波;

(3)不要有浮空數(shù)字輸入，即將這些引腳接上拉或下拉電阻，以防止產(chǎn)生開關(guān)誤動(dòng)作和噪聲;

(4)TMS320F28335 的CLKOUT 時(shí)鐘輸出，因其頻率較高，在不使用時(shí)最好關(guān)斷它;

(5)通信增加CRC 校驗(yàn)環(huán)節(jié)等，防止通信出錯(cuò);

(6)盡可能采用模塊化的程序結(jié)構(gòu)，使程序清晰明了，易于理解，易于維護(hù);

(7)對由于干擾而使程序運(yùn)行發(fā)生混亂，導(dǎo)致程序“跑飛”或陷入死循環(huán)的情況，可以采取軟件冗余、軟件陷阱和“看門狗”等方法［8］。

3.2 DSP 復(fù)位信號的改進(jìn)措施

DSP 復(fù)位信號的修正原理圖設(shè)計(jì)如圖2所示，對DSP 復(fù)位信號增加RC 濾波、ESD 保護(hù)等器件。TVS(Transient Voltage Suppresser)瞬態(tài)電壓抑制器被放置于鄰近ESD 事件可能進(jìn)入系統(tǒng)的位置，旨在限制電磁干擾敏感節(jié)點(diǎn)處的電壓，并將電流引至不太敏感的節(jié)點(diǎn)，比如地電平。TVS 在正常工作電壓范圍內(nèi)擁有高阻抗，在遭受應(yīng)力期間可快速響應(yīng)，從高阻抗轉(zhuǎn)換到低阻抗，將電流直接從敏感節(jié)點(diǎn)引開，并箝位工作電路的電壓，從而達(dá)到抑制瞬態(tài)脈沖干擾的目的。ESD 保護(hù)器件可選用ON 公司ESD5Z3.3T1G 或TI 公司TPD2E009 等。

圖2 DSP 控制系統(tǒng)復(fù)位信號原理圖

3.3 JTAG 接口復(fù)位信號的改進(jìn)措施

JTAG 接口復(fù)位信號的修正原理圖設(shè)計(jì)如圖3所示。對DSP JTAG 接口復(fù)位信號增加濾波電容、ESD保護(hù)等器件。

圖3 DSP 控制系統(tǒng)JTAG 接口復(fù)位信號原理圖

在PCB 布局布線時(shí)，還需注意JTAG 接口與處理器的距離應(yīng)不大于152.4 mm。JTAG 協(xié)議本身對電平的邊沿觸發(fā)要求較高，所以JTAG 信號必須按照高速信號的特性來分析，當(dāng)JTAG 線纜長于152.4 mm 時(shí)，傳輸線的效應(yīng)不可忽略，JTAG 接口信號的完整性就會(huì)受到破壞。針對此種情況，可以通過增加信號緩沖電路，即增強(qiáng)處理器的輸出驅(qū)動(dòng)能力等措施來解決。

3.4 晶振電路布局布線改進(jìn)措施

DSP TMS320F28335 處理器提供內(nèi)部鎖相環(huán)倍頻技術(shù)。該系統(tǒng)采用有源晶振，頻率30 MHz，主頻工作在150 MHz。時(shí)鐘信號疊加噪聲干擾后，會(huì)改變時(shí)鐘分頻信號，導(dǎo)致DSP 工作時(shí)序發(fā)生紊亂。為避免時(shí)鐘信號被干擾，可以采取以下措施:

(1)PCB 布局時(shí)，時(shí)鐘源盡可能靠近DSP 器件，以縮短傳輸線長度，走線盡量短和寬，以減少噪聲干擾及分布電容的影響。

(2)在可能的情況下，可用地線將時(shí)鐘信號線進(jìn)行“包地”處理。

(3)對于時(shí)鐘源，可采用鐵氧體磁環(huán)和電容器構(gòu)成的濾波器進(jìn)行電源濾波。

(4)最好有大面積的地鋪銅包圍晶振電路。

3.5 PCB 布局布線改進(jìn)措施

正確的原理設(shè)計(jì)與合理的布局布線是提高DSP控制系統(tǒng)電磁兼容性的最主要措施。實(shí)踐證明，印制電路板的設(shè)計(jì)對抗干擾和保證系統(tǒng)的工作穩(wěn)定有重要影響。對于電磁干擾，需保證控制電路有良好的接地系統(tǒng)。在PCB 板中，地線結(jié)構(gòu)大致有保護(hù)地(PE)、數(shù)字地和模擬地等。接地應(yīng)遵循的基本原則是:數(shù)字地、模擬地、保護(hù)地等應(yīng)該合理接地，不能混用;接地引線短、分布參數(shù)小、地電位穩(wěn)定;盡可能地使接地電路各自形成回路，減少電路與地線之間的電流耦合。PCB 板設(shè)計(jì)采用高速印制電路板布局布線的原則［9］，比如，PCB 布線時(shí)，關(guān)鍵的信號線，如地址線、數(shù)據(jù)線、中斷線、控制線等應(yīng)盡可能短;對特別重要的信號線或局部單元實(shí)施地線包圍的措施等。工程實(shí)踐中，采取以下具體改進(jìn)措施:

(1)將PE 通過封裝為2010、容值為10 nF 的高壓電容與系統(tǒng)地相連接，PE 再接入機(jī)床等電位接地銅排上，接地線要短，接觸良好。

(2)PCB 板采用四層板設(shè)計(jì)，即頂層信號層、地層、電源層、底層信號層。對于金屬外殼的接插件，比如，電機(jī)編碼器接口，外殼接PE，并且保證PE 距信號的安全距離;PE 在電路板四層中盡可能大面積鋪銅，并且用大量過孔貫穿、連接四層PE?？傊?，接地阻抗越低，干擾進(jìn)入電路板就可以越快速地通過低阻抗的接地回路傳導(dǎo)到大地。

4 試驗(yàn)結(jié)果及結(jié)論

針對于DSP 控制系統(tǒng)受電磁干擾出現(xiàn)的復(fù)位現(xiàn)象，實(shí)施改進(jìn)措施前后，分別進(jìn)行EMC 抗擾度測試，試驗(yàn)結(jié)果如表1所示。

表1 EMC 試驗(yàn)結(jié)果

在基于DSP TMS320F28335 處理器的交流伺服驅(qū)動(dòng)裝置設(shè)計(jì)中，綜合使用了提升EMC 性能的方案、措施，其目的是在強(qiáng)EMI 電磁干擾的情況下，保證DSP 控制系統(tǒng)運(yùn)行的實(shí)時(shí)性、穩(wěn)定性和可靠性。通過對硬件的EMC 兼容設(shè)計(jì)，采用硬件、軟件相結(jié)合的抗干擾措施，有效地降低了電磁干擾對系統(tǒng)的影響，抑制、杜絕了復(fù)位現(xiàn)象的發(fā)生，使DSP 控制系統(tǒng)的可靠性得到了保障。在工程實(shí)踐中證明，這些方法和措施有效、可靠，具有廣泛的應(yīng)用意義。

【1】楊克俊.電磁兼容原理與設(shè)計(jì)技術(shù)［M］.北京:人民郵電出版社，2007.

【2】李彬，戴怡，石秀敏，等.數(shù)控機(jī)床中的電磁干擾問題［J］.機(jī)床與液壓，2010，38(7):142－145.

【3】MAUNDER CM，TULLOSS R.IEEE std 1149.11－1990.IEEE Standard The Test Access Port and Boundary-scan Architecture［S］.Los Alamitos :IEEE Computer Society Press，1990.

【4】董大明，方勇華，熊偉.基于DSP 系統(tǒng)的增強(qiáng)型JTAG接口［J］.計(jì)算機(jī)工程，2010，36(8):242－244.

【5】陳斌，姜建國，孫旭東.PWM 逆變器－感應(yīng)電機(jī)驅(qū)動(dòng)系統(tǒng)中接地電流EMI 問題的分析［J］.中國電機(jī)工程學(xué)報(bào)，2003(2):58－62.

【6】姜艷妹，劉宇，徐殿國，等.PWM 變頻器輸出共模電壓及其抑制技術(shù)的研究［J］.中國電機(jī)工程學(xué)報(bào)，2005(9):47－53.

【7】成哲龍，鐘玉林，孫旭東，等.用于傳導(dǎo)電磁干擾分析的接地回路模型與參數(shù)［J］.中國電機(jī)工程學(xué)報(bào)，2005(7):156－161.

【8】王玉琳.經(jīng)濟(jì)型數(shù)控系統(tǒng)的軟件抗干擾技術(shù)［J］.制造業(yè)自動(dòng)化，2005(4):27－30.

【9】HASELOFF E.Printed Circuit Board Layout for Improved Electromagnetic Compatibility［R］，Texas Instrument Incorporated，1996.