基于FPGA的誤碼儀設計與實現

陳小敏 朱秋明 虞湘賓 孟田珍

南京航空航天大學電子信息工程學院 江蘇南京 210016

在數字通信系統(tǒng)中，通常使用誤碼分析儀對系統(tǒng)的誤碼性能進行測量，并以此來判斷該系統(tǒng)的性能優(yōu)劣。因為誤碼分析儀有豐富的測試接口和測試內容，能將結果直觀、準確地顯示出來而得到廣泛應用，并為工程實際應用帶來極大便利。但是由于通用誤碼儀價格昂貴，并且通常需要另加外部輔助長線驅動電路才能與某些系統(tǒng)接口適配而嚴重制約了它在實際中的應用?；诠こ痰男枰⒖紤]到實際應用中的困難，提出一個基于FPGA的多功能誤碼測試方案，借助FPGA實驗平臺、Verilog語言在FPGA芯片上通過編程實現數字基帶信號的產生、星座映射、基帶成型、信道、匹配濾波、判決、解映射、誤碼計算等模塊，并通過FPGA的數碼管顯示誤碼率[1,2]。

1 數字基帶系統(tǒng)

無線信道的廣泛應用，使得無線衰落信道下數字基帶系統(tǒng)的誤碼性能研究具有更重要的意義[3,4]，數字基帶系統(tǒng)模型如圖1所示。

圖1 數字基帶系統(tǒng)模型

在圖1中，通過星座映射將比特信息映射為符號信息，脈沖成型使信號轉換成適于信道傳輸的信號波形。對于低通基帶信道，適合于信道傳輸的時間響應波形通常為近似矩形波。這里假設圖1中的信道為狹義信道，即傳輸媒介，包括電纜、光纖、無線信道等，并必然存在噪聲干擾。其中，脈沖成型、信道和匹配濾波統(tǒng)稱為廣義信道。通常利用匹配濾波器(均衡器)對廣義信道的傳遞函數進行均衡，使其達到理想低通或者余弦滾降低通特性以及限制帶外噪聲的作用。抽樣判決器是在有噪聲的情況下用來判定與再生數字基帶信號的，解映射之后恢復比特信息。

2 方案及指標介紹

2.1 硬件平臺及總體方案設計介紹

由于FPGA具有硬件的高密度性和高靈活性，在通信信號處理中得到廣泛應用。并憑借其專用處理系統(tǒng)的性能，通用計算系統(tǒng)的靈活性、可重構性以及對實現高性能信號處理有很高的應用價值，它可以根據算法來調整相應的數據字長和通信結構。通過一片FPGA及其外圍電路來實現誤碼檢測功能, 并通過外部數碼管顯示誤碼信息。研究所使用的主芯片為Xilinx公司生產的Virtex4-SX25，系統(tǒng)硬件結構如圖2所示。

圖2 實驗箱原理框圖

我們所用實驗平臺是Xilinx公司提供的集成化開發(fā)平臺Foundation Series ISE(簡稱 ISE，是一個集成環(huán)境)，利用ISE進行設計輸入、綜合、仿真、實現和下載，可以完成整個 FPGA/CPLD開發(fā)過程，界面設計簡潔流暢。

集成工具包包括綜合、實現、輔助設計、仿真及其他工具等5類。能夠完成設計輸入、仿真、綜合、布局布線、生成BIT文件、配置以及在線調試等。

2.2 系統(tǒng)性能指標

設計的通信系統(tǒng)誤碼儀具有如下預期指標：

輸入輸出信號為帶巴克碼的偽隨機序列；

IQ雙支路基帶傳輸(QPSK)；

數字采樣率100 MHz；

高斯白噪聲功率范圍0～30 dB。

2.3 總體方案設計

FPGA實現的數字基帶系統(tǒng)誤碼儀流程如圖3所示。

圖3 數字基帶系統(tǒng)誤碼儀設計框圖

基帶系統(tǒng)誤碼儀的實現包含三大模塊：發(fā)送帶巴克碼的小m序列經QPSK調制，基帶成型后發(fā)送；產生高斯噪聲的信道；對接收信號進行匹配濾波解調和檢測，計算誤碼率并通過數碼管顯示。

3 基于FPGA的誤碼儀設計與實現

3.1 濾波器設計

由圖3可見，首先在數字基帶處理器接收上層單元傳送的數據流，然后對接收的數據流按照QPSK規(guī)則進行映射，完成比特流信息到符號的映射。

基帶成型可以有效減小符號間干擾。理想的成形濾波器即理想的矩形低通濾波器，基于它的陡峭截止特性難以實現，且同步要求很高，不能出現偏差，所以實際系統(tǒng)常采用升余弦滾降濾波器。接收端通常還需要加一個匹配濾波器，其頻域響應和發(fā)送端的成形濾波器要滿足復共軛關系，從而實現對信號的最佳接收。成形濾波器和匹配濾波器共同作用下的等效濾波器為升余弦濾波器。因此脈沖成形濾波器和匹配接收濾波器都采用根升余弦濾波器。濾波器的單位沖擊響應如圖4所示。

圖4 根升余弦濾波器單位沖擊響應

3.2 FPGA設計實現

在數字域中，濾波器以FIR濾波器實現為主。為增加D/A轉換后的精確度，可以先通過內插器在相鄰兩輸入序列點之間補7個零[5]，從而將輸入序列速率提高8倍。采用32階FIR 濾波器、滾降系數α=0.5，并考慮到內插后原相鄰序列點之間有7個連零，FIR濾波器含有原序列的可能非零輸出抽頭只有4個，所以可用這4個x(n)的組合作為ROM的地址，FIR的輸出值是根據x(n)的組合計算好并預存在ROM中的，將這個FIR輸出值取出并通過八選一選擇器選擇相應的地址線。FPGA的設計主要分為3個步驟：首先通過Matlab計算濾波器的系數，然后設計實現濾波器，濾波器的單位沖擊響應如圖5所示，然后完成FPGA中IP核生成，最后完成IP核的調用。

圖5 濾波器FPGA實現

3.3 誤碼計算和顯示模塊

巴克(Barker)碼是一種二相編碼信號，具有良好的非周期自相關特性，在數字通信系統(tǒng)中，因它具有尖銳的自相關函數，很容易與隨機序列區(qū)別開來，因此常應用于幀同步。巴克碼中尤以13位巴克碼1111100110101性能最優(yōu)，其主旁瓣比可以達到2 212 dB，在脈沖壓縮等領域得到廣泛的應用。

巴克碼用于識別數據幀的起始，通過圖6的電路(以13位巴克碼為例)從串行碼流中找到同步點。

圖6 13位巴克碼同步檢測電路

3.4 誤碼率顯示

若同步點出現尖峰，便默認檢測到巴克碼序列，并產生使能信號enable，將恢復的信號與發(fā)送信號的碼元逐個進行比較，如果出現誤碼，兩列碼序列原來相同的碼元就會變得不同。依據這個原理，在位同步時鐘的控制下通過異或計算對碼元進行逐個比較，比較的結果通過累加電路得到誤碼數[6]，將誤碼數送到數據顯示電路，圖7～圖8為硬件實現系統(tǒng)照片，圖9～圖11為硬件實測結果。

在FPGA的編程設計上，通過掃描法逐個連接8位LED，其中的兩個控制位，一個一次輸出段選碼，另一個依次選中一位LED，這樣各位上就會顯示不同的數字，由于眼睛的視覺慣性作用，當采用一定的頻率循環(huán)地往8位LED上輸送顯示代碼和掃描代碼時，就可以看到穩(wěn)定的數字顯示。

圖7 硬件實現圖

圖8 數碼管顯示模塊

圖9 硬件信號產生、串并轉換、內插后波形

圖10 同步檢測和誤碼數計算時序圖

圖11 5 dB誤碼數顯示

3.5 硬件實測結果

系統(tǒng)計算5 dB噪聲時999幀數據的誤碼數，誤碼率為54 634/999×1 024=0.053 4。

4 結束語

設計了高斯信道下數字基帶系統(tǒng)的誤碼分析儀硬件實現方案，并對各個模塊進行了詳細的設計與實現，最后成功實現了加性高斯噪聲信道下數字基帶系統(tǒng)誤碼分析儀的設計與實現。

[1]張水英,金學波,杜晶晶.數字基帶傳輸系統(tǒng)的FPGA設計與實現[J].現代電子技術,2011,34(1):182-188.

[2]方琪.基于FPGA的信道誤碼測試儀設計與實現[D].北京:北京交通大學,2011.

[3]張水英,金學波,杜晶晶.數字基帶傳輸系統(tǒng)的FPGA設計與實現[J].現代電子技術,2011,34(1):182-188.

[4]J.G.Proakis, Digital Communications[M].Fourth Edition, New York: McGraw-Hill, 2001.

[5]周文輝,程剛,蘇凱雄.一種新型的基帶成型SRRC濾波器的設計[J].福州大學學報,2009,37(4):514-518.

[6]盧艷萍,陶成.基于FPGA的誤碼率測試儀[J].電子產品世界,2004(4):79-81.