黃池翔,羅 斌,胡祖翰
(西南交通大學 信息科學與技術(shù)學院,成都 610031)
根據(jù)《鐵路運輸通信設(shè)計規(guī)范》(TB10006-2005)要求,鐵路區(qū)間通信的服務(wù)包括車務(wù)、工務(wù)、電務(wù)、供電、水電等專用電話以及站間行車電話、區(qū)間電話、道口電話、橋隧守護電話和數(shù)據(jù)傳輸?shù)?。為了降低鐵路通信的成本,提高信息的傳輸效率,實現(xiàn)多業(yè)務(wù)綜合接入,本文提出了一種適用于鐵路區(qū)間的光纖通信系統(tǒng),結(jié)構(gòu)如圖1。
圖1 鐵路區(qū)間通信系統(tǒng)結(jié)構(gòu)圖
該鐵路區(qū)間光纖通信系統(tǒng)可以實現(xiàn)站端設(shè)備與各個數(shù)字終端之間通話,數(shù)字終端的信號通過站端設(shè)備的轉(zhuǎn)發(fā)與外界電話通話,數(shù)字終端和站端多方通話等語音服務(wù)。也能實現(xiàn)數(shù)字終端與站端之間的2 M和64 k的數(shù)據(jù)傳輸功能。
鐵路區(qū)間光纖通信系統(tǒng)的優(yōu)點:實現(xiàn)單光纖通信、一對光纖的T型光纖鏈路連接,在滿足鐵路區(qū)間通信業(yè)務(wù)帶寬要求下,節(jié)約了光纖資源;實現(xiàn)了鐵路區(qū)間的無源光網(wǎng)絡(luò),具有高可靠性、維護方便、維護成本低的特點;業(yè)務(wù)接口豐富,滿足鐵路區(qū)間的多業(yè)務(wù)接入需求,如語音、視頻、各種監(jiān)測數(shù)據(jù)等的綜合接入;組網(wǎng)簡單、方便;造價較低。
本文主要介紹了用在該系統(tǒng)中的數(shù)字語音終端的設(shè)計。該終端能對語音信號進行編碼傳輸,同時要能從系統(tǒng)中接收相應(yīng)的數(shù)字信號,重建語音信號,實現(xiàn)系統(tǒng)內(nèi)以及系統(tǒng)相連的外部終端通話。數(shù)字語音終端為手持式獨立供電所以功耗要盡可能低,該數(shù)字語音終端設(shè)計選用的語音芯片是MC145481。
數(shù)字語音終端主要由MC145481為中心的語音編解碼模塊,CPLD(復雜可編程邏輯器件)為核心的數(shù)據(jù)處理模塊,控制模塊89LS52,鍵盤,顯示器,耳機話筒構(gòu)成,其結(jié)構(gòu)如圖2。單片機89LS52通過CPLD可以與系統(tǒng)中的控制站端設(shè)備交互,建立業(yè)務(wù)的請求或接收。終端的語音編解碼數(shù)據(jù),在單片機的控制下,通過CPLD的處理,實現(xiàn)與系統(tǒng)的對接。
圖2 數(shù)字語音終端結(jié)構(gòu)圖
MC145481是單通道PCM編解碼濾波器,它能實現(xiàn)語言的編碼重建以及帶寬限制,濾波等功能。它的結(jié)構(gòu)如圖3,支持A律編碼和μ律編碼選擇使用。芯片的16腳μ/A為選擇腳,接高電平時選擇μ律編碼,接低電平時選擇A律編碼,本設(shè)計選擇μ律編碼。
器件編碼部分的輸入端有一個低噪聲的運算放大器,它的輸入端是TI+和TI-輸出端是TG。TI+端可以與電源相連使傳輸運算放大器關(guān)閉,這時TG腳為高阻抗狀態(tài) ,模擬信號可以直接輸入TG。TG的內(nèi)部是一個三階抗鋸齒處理前置濾波器,此后是一個工作頻率在512 k的單端到差分的轉(zhuǎn)換器,接著是一個截止頻率為3.4 kHz的五階開關(guān)電容的低通濾波器,再往后是一個截止頻率為200 Hz的3階開關(guān)高通濾波器,因此芯片的工作頻率范圍是200 Hz~3.4 kHz。
編碼的接收部分包括DAC,采樣單元,放大器,五階3.4 kHz,修正率為SINX/X的開關(guān)電容低通濾波器和兩階有源平滑濾波器。平滑濾波器的輸出端經(jīng)放大器緩沖從RO-腳輸出,這個輸出能驅(qū)動2k的負載。
MC145481還有一對連接成推拉結(jié)構(gòu)的功率放大器,PI腳連到PO-放大器的反相端,正向輸入端從內(nèi)部連到Vag腳,這個放大器可以通過兩個外界電阻組成反向放大器。PO+放大器增益為-1它的輸入從內(nèi)部連到PO-的輸出。這兩個推拉式放大器構(gòu)成一個差分式放大器,能驅(qū)動300 Ω負載。把PI腳連接到VDD上功率放大器可以獨立于芯片的其他部分關(guān)閉。
圖3 MC145481的結(jié)構(gòu)圖
MC145481芯片支持多樣化的時鐘模式,包括長幀同步模式,短幀同步模式,IDL和GCI時鐘環(huán)境。長幀同步模式的幀同步時鐘可以使用占空比為1/2的標準時鐘,在終端的數(shù)據(jù)處理上實現(xiàn)方便,所以設(shè)計使用的是長幀同步模式。
在長幀同步模式中, FST為傳輸幀同步腳,F(xiàn)SR為接收幀同步腳,幀同步有2個功能:同步數(shù)據(jù)的傳輸,控制內(nèi)部數(shù)模和模數(shù)之間的轉(zhuǎn)換。FST和FSR的輸入要求8 k時鐘且高電平至少保持帶2個下降沿的數(shù)據(jù)時鐘周期。在長幀同步時鐘的上升沿處,開始收發(fā)一幀的數(shù)據(jù),即編碼部分在FST的8 k時鐘上升沿后編碼器順序輸出一次采樣8位數(shù)字信號,語音重建部分在FSR接收到的8 k時鐘上升沿后,送入芯片的8位數(shù)據(jù)也要是語音信號一次編碼產(chǎn)生的8位數(shù)據(jù),這樣才能正確重建語音[2]。
本文的設(shè)計按要求,時鐘的輸入如圖4,F(xiàn)SR和FST來自共同的8 k時鐘源。BCLKR和BCLKT在長幀模式下可以接收64 k到4.096 M的時鐘。MCLK的頻率可以是256 kHz,512 kHz,1.536 MHz,1.544 MHz,2.048 MHz,2.56 MHz或4.096 MHz中的任何一個。設(shè)計中BCLKR,BCLKT用共同的64 K時鐘源。MCLK輸入2.048 M時鐘。設(shè)計中輸入的8 k,64 k和2.048 M3個時鐘源由一CPLD芯片產(chǎn)生且按要求三時鐘源的上升沿對齊,且芯片的收發(fā)數(shù)據(jù)按要求也要與8 k的幀同步時鐘保持同步。
圖4 MC145481的輸入時序
MC145481有上電模式和掉電模式2種工作狀態(tài),當語音終端不工作時可以將芯片設(shè)置在掉電工作狀態(tài),芯片就基本沒有功耗,節(jié)約用電延長終端電池壽命。有兩種方式可以使芯片工作在掉電模式,芯片的是掉電模式使能輸入腳,當輸入為低電平時芯片工作在掉電模式,另外一種方式是腳輸入為高,讓FSR和FST腳輸入持續(xù)為低電平。當芯片在掉電模式時,VAG, TG, RO-, PO+, PO-和DT腳輸出為高阻態(tài),而VAG Ref腳被拉到VDD,形成一個非線性的高阻態(tài)電路。要讓芯片恢復成正常工作態(tài),芯片的FST,BCLKT和MCLK腳要輸入時鐘。
本文的設(shè)計運用接入高電平,由CPLD的8 K,64 K和2.048 M的時鐘輸出或低電平輸出控制芯片的工作狀態(tài)。
CPLD芯片是MAXII系列的EPM1270,選用TQFP封裝,144引腳,1270個邏輯單元。
語音終端上CPLD的功能結(jié)構(gòu)設(shè)計如圖5。當語音終端接入系統(tǒng)中后,CPLD檢測下行數(shù)據(jù)中的幀同步碼,產(chǎn)生鎖定同步時鐘的控制信號,控制快速鎖定同步時鐘,在同步時鐘的控制下確定對應(yīng)幀和時隙的位置,解下控制協(xié)議時隙的數(shù)據(jù)送給單片機。終端單片機的控制協(xié)議,經(jīng)過CPLD轉(zhuǎn)發(fā)送到系統(tǒng)中實現(xiàn)與控制主機交互,當有業(yè)務(wù)建立時控制主機給終端分配上下行數(shù)據(jù)的時隙,然后終端的單片機控制CPLD把對應(yīng)時隙的數(shù)據(jù)下行到緩存中,同時產(chǎn)生與數(shù)據(jù)同步且上升沿對齊的8 k,64 k和2.048 M時鐘,滿足MC145481的時序要求。下行的數(shù)據(jù)再經(jīng)速率轉(zhuǎn)換成64 k數(shù)據(jù)送到MC145481的DR端。此時要求8 k時鐘上升沿后一周期內(nèi)的8 bit 64 k數(shù)據(jù)要是語音一次編碼產(chǎn)生的8 bit數(shù)據(jù),否則語音芯片就還原不出正確的語音信號。若語音終端工作時,CPLD就輸出8 k,64 k和2.048 M時鐘,否則輸出低電平,使編碼芯片就工作在掉電狀態(tài)。同時CPLD讀入語音芯片編碼的64 k數(shù)據(jù),在單片機控制下把數(shù)據(jù)放在終端上行數(shù)據(jù)的時隙中。
圖5 CPLD模塊的功能結(jié)構(gòu)圖
本文按照新型的鐵路區(qū)間通信系統(tǒng)的要求,設(shè)計了一個簡便的,能滿足鐵路區(qū)間用戶語音要求的語音終端。語音終端數(shù)據(jù)在系統(tǒng)中傳輸使用的是光信號的時分復用方式,終端與系統(tǒng)使用T型的組網(wǎng)方式,組網(wǎng)簡單、方便、節(jié)約光纖、造價較低,每個語音終端即插即用,終端是否接入或工作不影響系統(tǒng)的其它功能。
[1]鐵道第二勘探設(shè)計院. 鐵路運輸通信設(shè)計規(guī)[S]. (TB10006-2005). 2005(4):16-19.
[2]羅力凡. 基于VHDL的FPGA開發(fā)快速入門·技巧·實例[M]. 北京:人民郵電出版社,2009.
[3]周潤景,圖 雅,張麗敏.基于QuartusII的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例[M]. 北京:電子工業(yè)出版社,2007.