綜合化通信設(shè)備信號(hào)流程設(shè)計(jì)與實(shí)現(xiàn)

黃嘉春,曹永剛

(1.中國(guó)西南電子技術(shù)研究所,成都 610036;2.解放軍駐沈陽飛機(jī)工業(yè)(集團(tuán))公司軍事代表室,沈陽110034)

傳統(tǒng)的航電系統(tǒng)中,通信、導(dǎo)航等功能都是以分離式的單一設(shè)備完成其相應(yīng)的功能,而近幾年出現(xiàn)的綜合化航電系統(tǒng)是將通信、導(dǎo)航等功能作為整體進(jìn)行設(shè)計(jì),其特點(diǎn)是系統(tǒng)架構(gòu)開放化,軟硬件模塊化、通用化,通過采用開放式系統(tǒng)架構(gòu)和模塊化通用設(shè)計(jì)標(biāo)準(zhǔn),達(dá)到降低研制和生產(chǎn)成本、縮短開發(fā)周期、減少現(xiàn)役飛機(jī)的維護(hù)和保障成本的目的[1]。本文基于綜合化航電系統(tǒng)通信設(shè)備的硬件框架,提出了綜合化通信設(shè)備的信號(hào)處理流程設(shè)計(jì),并給出了其流程的實(shí)現(xiàn),分析了其具有的優(yōu)點(diǎn)。

1 通用信號(hào)處理的硬件框架

綜合化航電系統(tǒng)通用信號(hào)處理的硬件框架如圖1所示。其硬件資源即通用信號(hào)處理模塊主要包括DSP芯片、FPGA芯片、數(shù)據(jù)信息和控制信息通信接口、中頻接口,以及間接控制射頻信道模塊的控制信息接口[2]。

圖1 通用信號(hào)處理模塊的硬件框架示意圖Fig.1 Hardware framework of universal signal processing

綜合化通信設(shè)備的信號(hào)處理模塊主要完成以下功能:

(1)完成通用信號(hào)處理模塊和系統(tǒng)的控制信息交互,主要包括狀態(tài)參數(shù)、自檢狀態(tài)等信息的交互;

(2)完成通用信號(hào)處理模塊和系統(tǒng)的數(shù)據(jù)信息交互,即數(shù)據(jù)信息的接收和上報(bào);

(3)完成相應(yīng)工作模式下的信號(hào)處理功能,即信源編解碼、信號(hào)處理調(diào)制和解調(diào),以及和射頻信道模塊交互中頻信號(hào);

(4)完成相應(yīng)工作模式下對(duì)射頻信道模塊的工作參數(shù)、收發(fā)狀態(tài)以及頻率信息的控制。

綜合化通信設(shè)備的主要工作就是將傳統(tǒng)獨(dú)立設(shè)備中的信號(hào)處理功能快速、穩(wěn)定地移植到綜合化設(shè)備的通用信號(hào)處理模塊。

2 綜合化通信設(shè)備信號(hào)流程的設(shè)計(jì)

縱觀綜合化通信設(shè)備通用信號(hào)處理模塊需要完成的功能,存在兩個(gè)信號(hào)流程:一個(gè)控制信號(hào)流程,一個(gè)話音和數(shù)據(jù)信號(hào)流程?？刂菩盘?hào)流程比較清晰,即接收系統(tǒng)控制信息后,回傳系統(tǒng)控制信息;如果需要轉(zhuǎn)發(fā)射頻信道模塊,那么將相應(yīng)的控制信息轉(zhuǎn)發(fā)給射頻信道模塊;如果通用信號(hào)處理模塊有及時(shí)的控制信息需要上傳,直接上傳系統(tǒng)。另一個(gè)信號(hào)流程即話音和數(shù)據(jù)信號(hào)流程,如圖2所示。

圖2 綜合化通信設(shè)備話音、數(shù)據(jù)信息處理流程圖Fig.2Flowchart of signal of voice and data in integrated communication equipment

如圖2所示,通信設(shè)備信號(hào)處理發(fā)送流程如下所述。通用信號(hào)處理模塊收到系統(tǒng)下發(fā)的信息后,如果是數(shù)據(jù)信息,進(jìn)行信源編碼(如RS編碼/Turbo編碼等),如果是話音,不做處理;然后對(duì)話音和已編碼的數(shù)據(jù)信息進(jìn)行調(diào)制處理到中頻信號(hào);最后發(fā)送到射頻信道模塊,即完成了通用信號(hào)處理模塊的通信設(shè)備信號(hào)處理發(fā)送功能。

通信設(shè)備信號(hào)處理接收流程如下所述。通用信號(hào)處理模塊收到射頻信道模塊的中頻信號(hào)后,首先進(jìn)行解調(diào)、同步處理;如果是數(shù)據(jù)信息,進(jìn)行信源解碼處理,如果是話音,不做處理;然后將恢復(fù)的話音和數(shù)據(jù)信息上報(bào)給系統(tǒng),即完成了通用信號(hào)處理模塊的通信設(shè)備信號(hào)處理接收功能。

綜合化通信設(shè)備要完成上述功能,需要DSP和FPGA協(xié)同工作。換言之,其軟件開發(fā)工作包括兩部分:DSP程序和FPGA程序。DSP程序包括以下模塊:系統(tǒng)控制信息處理模塊、系統(tǒng)話音和數(shù)據(jù)信息處理模塊、DSP和FPGA之間的接口模塊(包括信源編碼和信源解碼)、射頻信道模塊控制信息處理模塊。FPGA程序包括以下模塊:FPGA和DSP的接口模塊(包括信源編碼和信源解碼)、信號(hào)調(diào)制模塊、信號(hào)解調(diào)模塊、FPGA和射頻信道的中頻接口模塊。

DSP和FPGA功能模塊劃分不僅充分體現(xiàn)了兩者各自的優(yōu)點(diǎn),而且巧妙地回避了兩者各自的缺點(diǎn)。DSP的優(yōu)點(diǎn)在于采用C語言開發(fā),周期短,靈活性高,開發(fā)速度快,移植性好,其調(diào)試方便是工程應(yīng)用中最大的亮點(diǎn),缺點(diǎn)在于不能并行處理信息。FPGA的優(yōu)點(diǎn)在于速率高、進(jìn)程并行執(zhí)行、IP Core資源豐富且使用便捷,缺點(diǎn)在于開發(fā)速度相對(duì)較慢、難度高、調(diào)試不如DSP方便。

3 綜合化通信設(shè)備信號(hào)流程的實(shí)現(xiàn)

根據(jù)上節(jié)綜合化通信設(shè)備信號(hào)流程的設(shè)計(jì),首先給出其實(shí)現(xiàn)的示意圖,如圖3所示。RS碼特別適合于糾正突發(fā)錯(cuò)誤,是通信設(shè)備中最常使用的信源編碼方式[3],因此本文以RS碼作為例子描述信號(hào)流程。

圖3 綜合化通信設(shè)備信號(hào)流程實(shí)現(xiàn)示意圖Fig.3 Realization of signal flow in integrated communication equipment

如圖3所示,綜合化通信設(shè)備信號(hào)流程包括兩個(gè)信號(hào)流程,一個(gè)是控制信息流程,該信號(hào)流程雖然看似簡(jiǎn)單明了,但在實(shí)際工程應(yīng)用中,因?yàn)榫C合化系統(tǒng)協(xié)議不統(tǒng)一,因此該部分是需要隨著系統(tǒng)更改并聯(lián)試的。另外一個(gè)流程即話音、數(shù)據(jù)信息處理流程。該流程實(shí)際體現(xiàn)的就是通信設(shè)備的信號(hào)處理流程。該流程看似復(fù)雜,但因?yàn)閷儆诘讓游锢硗ㄐ?因此只要功能和性能穩(wěn)定可靠,程序不需要隨著系統(tǒng)而更改。下面將著重描述話音、數(shù)據(jù)信息處理流程的實(shí)現(xiàn)。

3.1 綜合化通信設(shè)備信號(hào)處理發(fā)送流程的實(shí)現(xiàn)

綜合化通信設(shè)備中,DSP收到系統(tǒng)的話音信息,直接將話音信息通過DSP和FPGA之間的接口發(fā)送到FPGA的調(diào)制FIFO中。收到系統(tǒng)的數(shù)據(jù)信息,DSP則發(fā)送到FPGA的RS編碼FIFO(a)中,FPGA調(diào)用內(nèi)部的IP core完成RS編碼處理后,再返回到RS編碼的FIFO(b)中;DSP從FIFO(b)中讀取RS編碼結(jié)果并發(fā)送到FPGA的調(diào)制FIFO(c)中。FPGA從調(diào)制FIFO(c)中讀取數(shù)據(jù),進(jìn)行并串轉(zhuǎn)換后,在調(diào)制模塊中進(jìn)行調(diào)制處理,并通過射頻信道的接口模塊將中頻信號(hào)發(fā)送給射頻模塊。以上處理即完成了綜合化通信設(shè)備的信號(hào)處理發(fā)送流程。

3.2 綜合化通信設(shè)備信號(hào)處理接收流程的實(shí)現(xiàn)

FPGA首先通過射頻信道的接口模塊接收中頻信號(hào),進(jìn)行解調(diào)和同步處理,再進(jìn)行串并轉(zhuǎn)換,將解調(diào)接收的數(shù)據(jù)發(fā)到解調(diào)FIFO(d)中。DSP從解調(diào)FIFO(d)中讀取數(shù)據(jù),并區(qū)分是否需要作RS解碼處理。如果是話音數(shù)據(jù),直接上報(bào)系統(tǒng);如果是數(shù)據(jù)信息,將數(shù)據(jù)發(fā)送至 RS解碼FIFO(e)中,FPGA從FIFO(e)讀取數(shù)據(jù),調(diào)用內(nèi)部的IP core完成RS解碼處理后,再返回到RS解碼的FIFO(f)中。DSP從 RS解碼FIFO(f)中讀取數(shù)據(jù)信息,上報(bào)給系統(tǒng)。以上處理即完成了綜合化通信設(shè)備的信號(hào)處理接收流程。

4 信號(hào)流程的總結(jié)與分析

本文基于綜合化通信設(shè)備通用信號(hào)處理模塊給出的通信設(shè)備信號(hào)流程的設(shè)計(jì),已應(yīng)用于多個(gè)綜合化通信設(shè)備的工程。實(shí)際應(yīng)用結(jié)果表明,該信號(hào)流程設(shè)計(jì)科學(xué),實(shí)現(xiàn)容易,工程實(shí)現(xiàn)時(shí)便于問題定位,并且移植方便。

(1)信號(hào)流程清晰,易于實(shí)現(xiàn)

綜合化通信設(shè)備信號(hào)流程主要有兩個(gè)流程,即控制信息流程、話音和數(shù)據(jù)信息流程。控制信息流程按照系統(tǒng)要求處理即可。話音和數(shù)據(jù)信息流程清晰明了,DSP和FPGA實(shí)現(xiàn)容易。軟件開發(fā)初期,首先定義DSP和FPGA之間的接口,然后DSP和FPGA各自將程序編寫并調(diào)試。在系統(tǒng)聯(lián)試前,DSP和FPGA在通用信號(hào)處理板上,模擬完成話音和數(shù)據(jù)信息的中頻聯(lián)試。系統(tǒng)聯(lián)試時(shí),主要完成控制和數(shù)據(jù)信息交互的聯(lián)試,以及話音和數(shù)據(jù)信息的射頻聯(lián)試。

(2)工程調(diào)試和聯(lián)試定位問題快速、準(zhǔn)確

綜合化通信設(shè)備信號(hào)流程設(shè)計(jì)和實(shí)現(xiàn),無論在通用信號(hào)處理板上調(diào)試中頻還是在系統(tǒng)中聯(lián)試,很大的優(yōu)點(diǎn)體現(xiàn)在問題定位快速、準(zhǔn)確。DSP在調(diào)試過程中,隨時(shí)可監(jiān)測(cè)流程中間的數(shù)據(jù)是否正確,如FPGA的RS編解碼模塊功能是否正確、DSP接收或上報(bào)系統(tǒng)的話音或數(shù)據(jù)信息是否正確等。

(3)程序移植方便,通用性強(qiáng)

該流程還有一個(gè)優(yōu)點(diǎn)就是程序移植方便、通用性強(qiáng)。在流程中,即使不同的通信設(shè)備模式,DSP程序只需針對(duì)該模式進(jìn)行局部改動(dòng)(例如幀數(shù)據(jù)結(jié)構(gòu)的改動(dòng)等)。FPGA程序的編解碼模塊、FIFO模塊,以及串并轉(zhuǎn)換模塊都是可以通用的。如果只是系統(tǒng)平臺(tái)不同,即從系統(tǒng)A移植到系統(tǒng)B時(shí),DSP只需要更改跟系統(tǒng)的控制和數(shù)據(jù)信息交互處理,以及和FPGA之間的接口地址,FPGA只需要更改與DSP之間的接口地址,以及和射頻信道之間的接口。

[1]張建軍.輕型射頻傳感器系統(tǒng)高度綜合化設(shè)計(jì)[J].電訊技術(shù),2010,50(12):1-3.ZHANG Jian-jun.High Integration Design of Light RF Sensor System[J].Telecommunication Engineering,2010,50(12):1-3.(in Chinese)

[2]楊小牛,樓才義,徐建良.軟件無線電原理與應(yīng)用[M].北京:電子工業(yè)出版社,2001.YANG Xiao-niu,LOU Cai-yi,XU Jian-liang.The Principles and Applications of Soft Defined Radio[M].Beijing:Publishing House of Electronics Industry,2001.(in Chinese)

[3]曹志剛,錢亞生.現(xiàn)代通信原理[M].北京:清華大學(xué)出版社,1992:364-365.CAO Zhi-gang.Modern Communication Theory[M].Beijing:Tsinghua University Press,1992.(in Chinese)