基于LPC2132數(shù)字信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

郭志俊

（浙江水利水電專科學(xué)校 浙江 杭州 310018）

在計(jì)算機(jī)控制技術(shù)、通信技術(shù)飛速發(fā)展的今天，信號(hào)源作為現(xiàn)代電子產(chǎn)品設(shè)計(jì)和生產(chǎn)中的重要工具，其應(yīng)用越來越廣泛，對(duì)信號(hào)源的頻率范圍、穩(wěn)定度、幅值與頻率微調(diào)等提出較高的要求，普通的信號(hào)源己經(jīng)不能滿足現(xiàn)代電子技術(shù)的要求，因此，低成本高精度信號(hào)源的設(shè)計(jì)，在高校教學(xué)和產(chǎn)品開發(fā)中的推廣使用具有非常重要的意義。本設(shè)計(jì)以PHILIPS公司生產(chǎn)的LPC2132微控制器為主控芯片，采用專用的直接數(shù)字合成 （DDS）芯片AD9850產(chǎn)生正弦波和方波，的采用LPC2132+CPLD（EPM7128AETC100）方案產(chǎn)生三角波，設(shè)計(jì)了模擬信號(hào)放大與增益控制電路?？梢詫?shí)現(xiàn)多種波形輸出，輸出信號(hào)頻率和電壓峰-峰值步進(jìn)可調(diào)，是一款新型的數(shù)字可調(diào)信號(hào)源。

1 系統(tǒng)原理與硬件設(shè)計(jì)

信號(hào)源的硬件整體結(jié)構(gòu)如圖1所示。以單片機(jī)LPC2132為控制核心，主要由鍵盤與LCD顯示模塊、正弦波和方波發(fā)生模塊（DDS）、三角波發(fā)生模塊（CPLD與高速D/A）、增益控制和放大模塊組成。系統(tǒng)設(shè)計(jì)方案是根據(jù)信號(hào)源連續(xù)可調(diào)多波形輸出的要求，采用MCU發(fā)送頻率控制字給DDS芯片AD9850來實(shí)現(xiàn)的正弦波和方波的連續(xù)輸出，而三角波的實(shí)現(xiàn)是由MCU發(fā)送頻率控制字給CPLD和D/A產(chǎn)生。同時(shí)，單片機(jī)可以控制模擬轉(zhuǎn)換開關(guān)選擇輸出波形，通過對(duì)放大驅(qū)動(dòng)電路的數(shù)字電位器控制改變輸出增益。信號(hào)的類型、幅度和頻率的設(shè)置及顯示，由鍵盤和LCD顯示器實(shí)現(xiàn)。

圖1 系統(tǒng)整體結(jié)構(gòu)框圖Fig.1 Whole system structure diagram

1.1 直接數(shù)字頻率合成的原理

直接數(shù)字合成技術(shù) DDS（Direct Digital Synthesizer）是應(yīng)用十分廣泛的頻率合成技術(shù)，用數(shù)字的方法獲得一個(gè)正弦信號(hào)原理如下：設(shè)單頻正弦信號(hào)表達(dá)式為：

為了便于采用數(shù)字技術(shù)，對(duì)連續(xù)的正弦信號(hào)進(jìn)行離散化處理，即把相位和幅值均轉(zhuǎn)化為數(shù)字量。用頻率為fclk的基準(zhǔn)時(shí)鐘對(duì)正弦信號(hào)進(jìn)行抽樣，在一個(gè)基準(zhǔn)時(shí)鐘周期Tclk內(nèi)，相位θ的變化量為：

Δθ為模擬量，為了把Δθ轉(zhuǎn)化成數(shù)字量，將2π切割成2N等份作為最小量化單位，從而得到Δθ的數(shù)字量M為：

其中Mk-1指前一個(gè)基準(zhǔn)時(shí)鐘周期的相位值。

由此可知，只要用頻率控制字M進(jìn)行簡(jiǎn)單的累加運(yùn)算，就可以得到正弦函數(shù)的當(dāng)前相位值。而正弦信號(hào)的幅值就是當(dāng)前相位值的函數(shù)。獲得正弦信號(hào)的方法如圖2所示：先構(gòu)建一個(gè)N位的相位累加器，在每一個(gè)時(shí)鐘周期內(nèi)，將相位累加器中的值與頻率控制字相加，得到當(dāng)前相位值。將當(dāng)前相位值作為ROM的地址，讀出ROM中的正弦波數(shù)據(jù)，再通過D/A轉(zhuǎn)換成模擬信號(hào)。只需改變頻率控制字，就可以一個(gè)頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接經(jīng)過比較器可轉(zhuǎn)換為方波輸出。

將相位轉(zhuǎn)化為數(shù)字量以后，正弦信號(hào)描述為如下形式：

圖2 正弦信號(hào)發(fā)生器原理框圖Fig.2 Sine signal generator principle diagram

1.2 AD9850電路設(shè)計(jì)

信號(hào)產(chǎn)生采用單片機(jī)LPC2132和專用DDS芯片AD9850組成，電路原理如圖3所示，單片機(jī)與AD9850的數(shù)據(jù)傳送采用并行接入方式，電路通過J1接口與LPC2132相連，其中，D0～D7與單片機(jī)系統(tǒng)的數(shù)據(jù)總線相連，RESET、FQ_UD、W_CLK分別與單片機(jī)的I/O口線相連。AD9850內(nèi)部DAC為電流輸出，其滿量程輸出電流可通過外接電阻R1調(diào)節(jié)，IOUT和IONTB為DAC輸出的電流信號(hào)。通過外接電阻R3和R4將電流信號(hào)轉(zhuǎn)換為電壓信號(hào)。由DAC輸出的電壓信號(hào)經(jīng)過低通濾波，目的在于濾除高頻雜散和諧波，設(shè)計(jì)中采用了一片集成集成開關(guān)電容低通濾波器LT6600，截止頻率為10 MHz，內(nèi)部帶有全差分放大器，通過改變R7和R8的阻值可獲得不同的放大倍數(shù)。AD9850內(nèi)部設(shè)有高速電壓比較器，將低通濾波器的輸出信號(hào)和一固定的直流電平 （來自LT6600的第2腳和第7腳）送到比較器的輸入端，可得兩路與正弦信號(hào)頻率相同且互為反相的方波信號(hào)。

圖3 AD9850電路原理圖Fig.3 AD9850 circuit principle diagram

主要技術(shù)參數(shù)分析：1）具有極高的頻率分辨率和相位分辨率，且相對(duì)頻帶很寬。這是DDS最主要的優(yōu)點(diǎn)。因?yàn)镈DS的頻率分辨率決定于相位累加器的位數(shù)和參考時(shí)鐘頻率，只要相位累加器的位數(shù)足夠長(zhǎng)，DDS的頻率分辨率可以達(dá)到足夠高，所以說頻率分辨率和相位分辨率是傳統(tǒng)的頻率合成方法無法比擬的。2）雜散抑制差，也是DDS的主要缺點(diǎn)。DDS在尋址波形表時(shí)，都采用了相位截?cái)嗉夹g(shù)，它的直接后果是給DDS輸出引入了雜散。同時(shí)波形存儲(chǔ)器中的波形幅度量化引起有效字長(zhǎng)效應(yīng)，還有DAC的非理想特性，都導(dǎo)致DDS的雜散抑制性能差。3）不能夠獲得很高的相位噪性能指標(biāo)。DDS的相位噪聲主要由參考時(shí)鐘信號(hào)的性質(zhì)、參考時(shí)鐘的頻率與輸出頻率之間的關(guān)系以及器件本身的噪聲決定。在實(shí)際工程中，必須考慮包括相位累加器、ROM、和DAC等各部件噪聲特性對(duì)DDS相位噪聲性能的影響。

1.3LPC2132+CPLD電路設(shè)計(jì)

由于DDS技術(shù)的實(shí)現(xiàn)依賴于高速、高性能數(shù)字器件，控制方式也比較固定，專用DDS芯片一般只能產(chǎn)生正弦波和方波。三角波的產(chǎn)生盡管可將方波信號(hào)經(jīng)積分電路進(jìn)行積分轉(zhuǎn)換來實(shí)現(xiàn)，但很難滿足不同頻段對(duì)積分電容的要求，因此用DDS芯片產(chǎn)生方波實(shí)現(xiàn)三角波信號(hào)的輸出頻率范圍十分有限。

三角波信號(hào)發(fā)生電路的設(shè)計(jì)由兩部分組成，第一部分是單片機(jī)和 CPLD（EPM7128AETC100）接口電路設(shè)計(jì)，如圖 4所示，單片機(jī)LPC2132通過并行接口向CPLD中的頻率字寄存器發(fā)送頻率字，向CPLD中的雙口RAM傳送波形點(diǎn)陣數(shù)據(jù)。并行接口信號(hào)線包括：8位數(shù)據(jù)線，讀信號(hào)、寫信號(hào)、片選信號(hào)、地址鎖存信號(hào)、地址信號(hào)。低8位地址線通過CPLD內(nèi)部的鎖存器產(chǎn)生，這樣可以減少并行接口信號(hào)的數(shù)量。第二部分是用于三角波波形重建，由高速D/A轉(zhuǎn)換器AD9708和單片集成濾波器LT6600組成如圖5所示，AD9708由CPLD直接控制，AD9708的數(shù)據(jù)線和時(shí)鐘線與的I/O腳相連，設(shè)計(jì)中將模擬電源輸入端串接一磁珠再與數(shù)字電源連在一起抑制雜散噪聲。為了獲得相對(duì)純凈的波形信號(hào)，D/A轉(zhuǎn)換器的輸出的應(yīng)加低通濾波器，以濾去鏡像頻率分量和諧波分量。低通濾波器的設(shè)計(jì)采用單片集成濾波器LT6600，輸出帶寬大于2 MHz，通帶增益為12 dB，LT6600采用單端輸入、雙端輸出的形式，來自AD9708的模擬輸入信號(hào)，送LT6600的V+輸入端，通過J3口輸出差分三角波信號(hào)。

圖4 LCP2132與CPLD接口電路圖Fig.4 LCP2132 and CPLD interface diagram

1.4 放大與驅(qū)動(dòng)電路的設(shè)計(jì)

單片機(jī)LPC2132通過控制模擬轉(zhuǎn)換開關(guān)使得輸出波形在正弦波、方波和三角波之間轉(zhuǎn)換，其信號(hào)都是濾波器輸出的差分模擬信號(hào)，該模擬信號(hào)除了交流分量外，同時(shí)還含有2.5 V的直流分量。

因此，在放大電路之前加一級(jí)差分電路去除直流分量，將差分模擬信號(hào)提取出來如圖5所示。設(shè)計(jì)放大電路時(shí)，考慮到放大倍數(shù)和轉(zhuǎn)換速率這兩個(gè)因素，這里選擇了增益帶寬相對(duì)較高雙運(yùn)放MAX4016，信號(hào)增益調(diào)整是通過單片機(jī)控制數(shù)字電位器X9C103（反饋）來實(shí)現(xiàn)。功率驅(qū)動(dòng)由高速電流反饋雙運(yùn)放THS3092完成，輸出電壓的范圍可達(dá)到±10 V，輸出電流最大值為400 mA。

2 主程序設(shè)計(jì)

主程序完成堆棧指針設(shè)置，定時(shí)器常數(shù)設(shè)置，中斷控制字設(shè)置，對(duì)CPLD的配置，LCD模塊初始化等功能。完成配置以后，就進(jìn)入波形選擇模式，等待鍵盤輸入。主程序流程圖如圖6所示。

圖5 D/A轉(zhuǎn)換與濾波電路Fig.5 D/A transformation and filter circuit

圖6 主程序流程圖Fig.6 Main program flow chart

3 結(jié)束語(yǔ)

經(jīng)測(cè)試表明，所設(shè)計(jì)的信號(hào)源，可以實(shí)現(xiàn)多種波形輸出。輸出信號(hào)頻率在1 Hz～2 MHz范圍，可通過鍵盤進(jìn)行設(shè)置分段調(diào)節(jié)，頻率步進(jìn)間隔可達(dá)10 Hz。可靈活設(shè)置輸出信號(hào)的電壓值，在50 Ω負(fù)載條件下，信號(hào)的電壓峰-峰值Vopp在0～5 V范圍內(nèi)可調(diào)，調(diào)節(jié)步進(jìn)間隔為0.1 V。系統(tǒng)同時(shí)可實(shí)時(shí)顯示輸出信號(hào)的類型、幅度、頻率和頻率步進(jìn)值，具有較高應(yīng)用價(jià)值。

[1]賈立新.電子系統(tǒng)設(shè)計(jì)與實(shí)踐[M].北京：清華大學(xué)出版社，2007.

[2]周立功.ARM嵌入式系統(tǒng)基礎(chǔ)教程[M].北京:北京航空航天大學(xué)出版社，2005.

[3]徐柳娟.基于PIC的高精度矩形脈沖信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J].浙江水利水電專科學(xué)校學(xué)報(bào)，2007（4）：18-19.

XU Liu-juan.Based on the PIC of high precision rectangular pulse signal generator of design and implementation[J].Zhejiang WaterConservancy and HydropowerCollege journal，2007（4）：18-19.

[4]繆欣，唐慧強(qiáng).基于ARM的數(shù)字信號(hào)發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)[J].微計(jì)算機(jī)信息，2007，23（10-2）:129-130.

MIU Xin，TANG Hui-qiang.Based on ARM digital signal generator of design and implementation[J].Microcomputer Information，2007，23（10-2）:129-130.

[5]吳海超，邢斯瑞.基于AD9850的嵌入式信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)[J].現(xiàn)代電子技術(shù)，2009，16（303）：47-49.

WU Hai-chao，XING Si-rui.Based on the AD9850 embedded signal source design and implementation[J].Modern Electronics Technique，2009，16（303）：47-49.

[6]劉雁飛，郝建國(guó)，鄭燕.一種基于DDS技術(shù)的信號(hào)源及其CPLD實(shí)現(xiàn)[J].西安郵電學(xué)院學(xué)報(bào)，2005，10（1）：51-52.

LIU Yan-fei，HAO Jian-guo，ZHENG Yan.A signal generator based on DDS and its implementation on CPLD[J].Journal of Xi’an University of Posts and Telecommunications，2005，10（1）：51-52.

[7]張洋.基于CPLD的簡(jiǎn)易數(shù)字頻率計(jì)的設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2011（19）：183-186.

ZHANG Yang.Design of simple digital frequency meter based on CPLD[J].Modern Electronic Technique，2011（19）：183-186.

[8]何敏，王道平.基于CPLD的線陣CCD驅(qū)動(dòng)電路設(shè)計(jì)[J].電子科技，2011（9）：73-75.

HE Min，WANG Dao-ping.The design of iinear CCD driving circuit[J].Electronic Science and Technology，2011（9）：73-75.

[9]史小斌，宋思盛，黃根全.PCI總線從設(shè)備接口的CPLD實(shí)現(xiàn)[J].電子科技，2011（11）：59-62.

SHI Xiao-bin，SONG Si-sheng，HUANG Gen-quan.Implementation of PCI slave interface using CPLD[J].Electronic Science and Technology，2011（11）：59-62.