DAB射頻接收機中的高性能電荷泵設(shè)計

唐 路 王志功 朱存良 徐 建 俞 菲

(1東南大學(xué)射頻與光電集成電路研究所，南京 210096)

(2東南大學(xué)信息科學(xué)與工程學(xué)院，南京 210096)

DAB射頻接收機中的高性能電荷泵設(shè)計

唐 路1，2王志功1，2朱存良1徐 建1，2俞 菲2

(1東南大學(xué)射頻與光電集成電路研究所，南京 210096)

(2東南大學(xué)信息科學(xué)與工程學(xué)院，南京 210096)

實現(xiàn)了一種用于DAB數(shù)字廣播射頻接收機的改進型電荷泵電路.電路核心部分采用帶有運算放大器的改進型的共源共柵極電流鏡結(jié)構(gòu)實現(xiàn)，以改善電荷泵的電流匹配度.電荷泵中的帶隙基準(zhǔn)源采用自偏置寬擺幅電流鏡結(jié)構(gòu)以增加輸出電壓的范圍.電荷泵中的運算放大器采用疊式共源共柵極結(jié)構(gòu)以獲得更大的輸入共模范圍與更高的增益.芯片采用0.18 μm CMOS工藝實現(xiàn).測試結(jié)果顯示，電荷泵的電流為0.3 mA.電流失配率在0.3～1.6 V輸出電壓范圍內(nèi)小于1%.在1.8 V供電電壓下，芯片功耗約為4 mW.實驗結(jié)果顯示，所設(shè)計的電路結(jié)構(gòu)實現(xiàn)了充放電電流的匹配，且功耗較低.

電荷泵;鎖相環(huán);電流失配;運算放大器

目前模擬廣播正在逐步實現(xiàn)數(shù)字化，數(shù)字音頻廣播(DAB)是最主要的數(shù)字廣播標(biāo)準(zhǔn)之一，其標(biāo)準(zhǔn)的工作頻段包括Ⅲ波段(174～240 MHz)和L波段(1 452～1 492 MHz)［1］.DAB 射頻接收機中關(guān)鍵電路的設(shè)計對于模擬廣播的數(shù)字化具有重要的意義.

在DAB射頻接收機中，本振信號通常是由鎖相環(huán)(PLL)頻率合成器產(chǎn)生的.電荷泵作為PLL的關(guān)鍵部分，其性能對于整個系統(tǒng)性能具有重要的影響［2］.在頻率合成器中，參考信號由于頻率調(diào)制作用在壓控振蕩器輸出信號中會產(chǎn)生參考雜散，造成輸出信號頻譜不純.而系統(tǒng)受頻率調(diào)制干擾的程度主要由電荷泵非理想效應(yīng)決定［3］.因此在設(shè)計電荷泵電路時，應(yīng)注意抑制其非理想效應(yīng)［4］.

本文在經(jīng)典源極開關(guān)型電荷泵電路的基礎(chǔ)上，提出了一種基于改進型共源共柵極結(jié)構(gòu)的用于DAB射頻接收機的高性能電荷泵電路，并采用0.18 μm CMOS 工藝實現(xiàn)了該電路.

1 電路原理

圖1為DAB射頻接收機中的鎖相環(huán)型頻率合成器的系統(tǒng)結(jié)構(gòu)，其中電荷泵的作用是將鑒頻鑒相器(PFD)輸出的信號轉(zhuǎn)化為穩(wěn)定的模擬電壓，用于控制壓控振蕩器(VCO)的輸出頻率［5］.

圖1 鎖相環(huán)型頻率合成器的結(jié)構(gòu)

電荷泵的基本模型如圖2所示.在鎖相環(huán)型頻率合成器中，鑒頻鑒相器與電荷泵的總增益為IP/(2π)，其中IP為電荷泵充放電的電流值［6］.電荷泵將鑒頻鑒相器的2個輸出信號up與down合并為一個輸出信號out以驅(qū)動低通濾波器.濾波器將電荷泵輸出電流積分成壓控振蕩器(VCO)的輸出電壓，該積分電壓直接影響電荷泵的輸出電壓.為增加VCO的調(diào)諧范圍，電荷泵的輸出電壓擺幅應(yīng)盡可能大.在相同的頻率調(diào)節(jié)范圍內(nèi)，增加輸出電壓范圍可降低電路對噪聲的敏感度，但同時會增加電荷泵設(shè)計難度.

圖2 電荷泵的基本模型

電流失配是電荷泵非理想效應(yīng)之一.在傳統(tǒng)的電荷泵電路中，當(dāng)信號up和down開啟和關(guān)閉，電流注入環(huán)路濾波器時，由于器件失配及溝道長度調(diào)制等效應(yīng)，電流Iup和Idown不可避免地存在失配狀況，而且隨著輸出電壓不同失配狀況也不相同，因此會造成壓控振蕩器控制電壓產(chǎn)生周期性紋波.在設(shè)計電荷泵電路時，另一個應(yīng)抑制的非理想效應(yīng)是電荷泄漏.電荷泄漏是由電荷泵本身或其他在片元器件或電路造成的.

電荷泵輸出電流包括2部分:① 大小正比于相位差的直流分量;②由參考頻率的各次諧波構(gòu)成的交流分量.當(dāng)相位差為零時，電荷泵輸出的直流分量和交流分量均為零，這正是理想電荷泵鎖相環(huán)鎖定后的狀態(tài).然而在實際的電荷泵鎖相環(huán)中，電荷泵存在電流失配、漏電流和時間失配等非理想因素，導(dǎo)致鎖相環(huán)鎖定后存在一定的相差，從而使得鎖相環(huán)的輸出信號中存在雜散.綜上所述，由電流失配、漏電流和時間失配等電荷泵中的各種非理想效應(yīng)所產(chǎn)生的相位誤差為

式中，ICP為電荷泵的電流;Δton為鑒頻鑒相器開通時間;Ileak為泄漏電流;Δi為充放電流偏差;Tref為輸入?yún)⒖紩r鐘周期.通過改進電荷泵電路提高電流的匹配狀況，或者減少開啟時間，都可以在很大程度上降低總的參考雜散，從而改善整個鎖相環(huán)路的噪聲性能［7］.

其他造成參考雜散的原因還包括PFD開關(guān)控制信號時間失配等，但與上述原因相比較，其影響基本上可不需考慮.由于電荷泄漏主要是由工藝器件的物理特性造成的，因此電荷泵電路設(shè)計應(yīng)加強電流匹配并減少電荷共享.

2 電路設(shè)計

為了克服電荷泵的各種非理性效應(yīng)，在電荷泵的電路設(shè)計中應(yīng)采用合理的結(jié)構(gòu).圖3中的電荷泵稱為源極開關(guān)型電荷泵［8］.其中，開關(guān)管M4與M1分別直接與電源和地連接，避免了漏極電荷泵的電荷共享和電荷分配的影響.同時，開關(guān)管與其他晶體管并聯(lián)，有效地提高了開關(guān)速度，并且鏡像電流偏置也不受到開關(guān)時間常數(shù)的影響.此外，該電路還采用了增益自舉方式來提高電流源的輸出電阻.該結(jié)構(gòu)能夠?qū)崿F(xiàn)更有效的充放電電流匹配，并適合低電壓情況.源極開關(guān)型電荷泵對電荷共享、電荷注入效應(yīng)有抑制作用，因此被廣泛使用.但在該電路結(jié)構(gòu)中，與NMOS和PMOS的跨導(dǎo)及輸出電阻等工藝參數(shù)不同，若兩者輸出電阻的增加程度不完全相同，將導(dǎo)致電流失配.

圖3 源極開關(guān)型電荷泵電路

本設(shè)計中的電荷泵電路采用了帶有運算放大器的改進型共源共柵極結(jié)構(gòu)，電路結(jié)構(gòu)如圖4所示.由圖可知，本文所設(shè)計的電荷泵電路的輸入信號為 up和 down，輸出信號為VOUT.信號 up和down是由PFD輸出的2路信號經(jīng)過緩沖電路后得到的.其中up信號控制P型開關(guān)管 M10，down信號控制N型開關(guān)管M14，2個開關(guān)管都沒有直接和負(fù)載連接，以避免電荷共享.它們的柵極長度被設(shè)為最小以減小時鐘饋通.

圖4 改進型電荷泵電路

為了保證充放電電流的完全匹配，電路中引入一條參考電流的復(fù)制支路.各晶體管的尺寸滿足如下關(guān)系:M9，M14，M19尺寸相同;M8，M13，M18尺寸相同;M7，M12，M17尺寸相同;M11，M16尺寸相同;M10，M15尺寸相同.有3種因素會使該復(fù)制支路產(chǎn)生非理想情況:溝道長度調(diào)制效應(yīng)、2個晶體管間存在的閾值偏差、非理想的幾何圖形匹配.對于溝道長度調(diào)制效應(yīng)，應(yīng)當(dāng)保證相同的漏-源電壓和高的輸出電壓，并使用較大尺寸的晶體管，以減小其影響.因此除開關(guān)管之外，其余晶體管的柵極長度都盡量避免被設(shè)為最小值，尤其是共源共柵極結(jié)構(gòu)中的器件，這樣可以有效地避免由于溝道調(diào)制效應(yīng)引起的電流偏差.利用共源共柵極電流鏡的結(jié)構(gòu)，能夠?qū)崿F(xiàn)I3=Iref=I4.在由晶體管 M15，M16，M17，M18，M19所構(gòu)成的支路中，開關(guān)管M19和M15始終處于導(dǎo)通狀態(tài)，能夠得到I2=Iref=I4，從而實現(xiàn)了對參考電流的精確復(fù)制.當(dāng)開關(guān)管M10開啟時，電荷泵電路向負(fù)載充電.這時M10，M11所在支路和 M15，M16所在支路的狀態(tài)完全相同.因此，得到I1=I2=I4.同理，在放電的狀態(tài)下可以得到表達式I2=I4=I3.從而確保了I1=I3，即電荷泵的充放電電流得到很好的匹配.為了提高系統(tǒng)的穩(wěn)定性，運算放大器的正信號輸入點和信號輸出點間并聯(lián)了電容C1，以保證可靠的相位裕度.

電荷泵的帶隙基準(zhǔn)源由晶體管M1，M2，M3，M4，M5構(gòu)成.該帶隙基準(zhǔn)源的設(shè)計采用了自偏置寬擺幅的管聯(lián)電流鏡結(jié)構(gòu).M1的柵極不直接連接M3的源極，從而使得M3的源極電壓不包含M1開啟電壓分量.這樣可使得所有晶體管飽和工作的輸出電壓的最小值僅為2Von，從而增加了后級濾波器輸出電壓的范圍.此外，設(shè)計中適當(dāng)增加了帶隙基準(zhǔn)源中晶體管的尺寸，從而降低了溝道調(diào)制效應(yīng)，并提高了電流匹配特性，使輸出電流更加平坦［9］.

電荷泵電路中，運算放大器的主要作用是實現(xiàn)充放電電流的精確一致，并避免電荷共享等問題.同時，為了使電荷泵中作為復(fù)制電流的支路節(jié)點電壓與電荷泵輸出點電壓保持一致，運放需要足夠的輸入范圍以確保電荷泵輸出電壓匹配范圍.本設(shè)計中電荷泵中的運算放大器采用了疊式共源共柵極結(jié)構(gòu)，該結(jié)構(gòu)具有較大的輸入共模范圍以及更高的增益［10］.其電路結(jié)構(gòu)如圖5所示.該運算放大器中幾個重要節(jié)點的偏置電壓由片內(nèi)偏置電路產(chǎn)生.其中晶體管M21和M22采用了二極管接法，產(chǎn)生偏置電壓Vb3和Vb2.晶體管M17與M18構(gòu)成了共源共柵極支路，可有效提高電源抑制比，使得所產(chǎn)生的偏置電壓在電源變化時基本保持恒定，保障電路工作正常.采用同樣的方法可以產(chǎn)生偏置電壓Vb1和Vb4.

可求得該運放的增益與輸出電阻分別為

圖5 電荷泵中的運算放大器電路

式中，gM1為晶體管M1的跨導(dǎo);gM9為晶體管M9的跨導(dǎo);gbM9為晶體管M9漏極與襯底間的跨導(dǎo);rdsM9為晶體管M9源極與漏極間電阻;rdsM3為晶體管M3源極與漏極間電阻;rdsM8為晶體管M8源極與漏極間電阻;gM10為晶體管M10的跨導(dǎo);gbM10為晶體管M10源極與襯底間的跨導(dǎo);rdsM10為晶體管M10源極與漏極間電阻.

圖5中運放電路的相頻特性的開環(huán)仿真結(jié)果如圖6所示，其中運放的增益為70 dB，表明所設(shè)計的運放已經(jīng)具有較高的增益.

圖6 運算放大器電路的頻率特性仿真曲線

運放的共模抑制比仿真結(jié)果如圖7所示.運放的共模抑制比達62 dB，表明輸出點電壓受輸入點信號變化的影響較小.

圖7 運算放大器的共模抑制比仿真曲線

由圖6、圖7可知，所設(shè)計的運放在低頻段可提供較大的增益，并且保持了較為穩(wěn)定的輸出電壓，并對電荷泵的直流電壓進行了有效鉗制，因而此設(shè)計滿足電荷泵電路對增益和穩(wěn)定性的要求.

圖8為在不同工藝角下電荷泵的充放電電流仿真結(jié)果.由圖可知在0.3～1.6 V電壓范圍內(nèi)，電流在0.3 mA左右，充放電電流失配小于 0.5% .

圖8 電荷泵充放電電流仿真曲線

3 實驗結(jié)果

電荷泵電路采用0.18 μm CMOS工藝實現(xiàn)，芯片的顯微照片如圖9所示.

圖9 芯片照片

電荷泵的測試采用在晶圓測試，所獲得的充放電電流匹配特性曲線如圖10所示.測試結(jié)果表明，電源電壓為1.8 V時，充放電平均電流為0.3 mA，電路的輸出電壓范圍在0.3～1.6 V內(nèi)時電流失配率小于1%，功耗約為4 mW.與文獻［11］中結(jié)果相比，本文的電流失配率更小.

圖10 電荷泵充放電電流測試結(jié)果

4 結(jié)語

本文設(shè)計了一種基于CMOS工藝的具有高充放電電流匹配度與低功耗的高性能電荷泵電路.電荷泵電路采用了帶有運算放大器的改進型共源共柵極結(jié)構(gòu)實現(xiàn).其中帶隙基準(zhǔn)源的設(shè)計采用了自偏置寬擺幅的管聯(lián)電流鏡結(jié)構(gòu);運算放大器采用了具有較大輸入共模范圍及更高增益的疊式共源共柵極結(jié)構(gòu).測試結(jié)果表明，上述各項措施有效地降低了電荷泵電路的非理性特性，提高了電荷泵的充放電電流匹配度.該電荷泵可用于實現(xiàn)DAB數(shù)字廣播射頻接收機的設(shè)計.

［1］周建政，王志功，李莉，等.DRM 接收機射頻前端芯片的頻率規(guī)劃設(shè)計［J］.高技術(shù)通訊，2008，18(5):480-486.

Zhou Jianzheng，Wang Zhigong，Li Li，et al.Frequency planning of RF front-end for DRM receivers［J］.Chinese High Technology Letters，2008，18(5):480-486.(in Chinese)

［2］ Musa A，Murakami R，Sato T，et al.A low phase noise quadrature injection locked frequency synthesizer for MM-wave applications［J］.IEEE Journal of Solid-State Circuits，2011，46(11):2635-2649.

［3］ Hwang M S，Kim J，Jeong D K.Reduction of pump current mismatch in charge-pump PLL［J］.Electronics Letters，2009，45(3):135-136.

［4］ Yin Xizhen，Xiao Shimao，Jin Yuhua，et al.A constant loop bandwidth fractional-Nfrequency synthesizer for GNSS receivers［J］.Journal of Semiconductors，2012，33(4):045007.

［5］ Tang Lu，Wang Zhigong，Xue Hong，et al.A low-jitter RF PLL frequency synthesizer with high-speed mixed-signal down-scaling circuits［J］.Journal of Semiconductors，2010，31(5):055008.

［6］ Gardner F M.Charge-pump phase-lock loops［J］.IEEE Transactions on Communications，1980，28(11):1849-1858

［7］ Rhee W.Design of high performance CMOS charge pumps in phase-locked-loops［C］//Proceedings of the1999IEEE International Symposium on Circuits and Systems VLSI.Orlando，F(xiàn)L，USA，1999，2:545-548.

［8］ Huang Q T，Rogenmoser R.Speed optimization of edge-triggered CMOS circuits for gigahertz singlephase clocks［J］.IEEE Journal of Solid-State Circuits，1996，31(3):456-465.

［9］ Wang C C，Wu J C.Efficiency improvement in charge pump circuits［J］.IEEE Journal of Solid-State Circuits，1997，32(6):852-860.

［10］Johns D，Martin K.Analog integrated circuit design［M］.New York:John Wiley＆ Sons，1997:266-273.

［11］薛紅，李智群，王志功，等.低雜散鎖相環(huán)中的電荷泵設(shè)計［J］.半導(dǎo)體學(xué)報，2007，28(12):1988-1992.

Xue Hong，Li Zhiqun，Wang Zhigong，et al.A charge pump design for low-spur PLL［J］.Chinese Journal of Semiconductors，2007，28(12):1988-1992.(in Chinese)

Design of high performance charge pump for DAB RF tuner

Tang Lu1，2Wang Zhigong1，2Zhu Cunliang1Xu Jian1，2Yu Fei2

(1Institute of RF-＆ OE-ICs，Southeast University，Nanjing 210096，China)
(2School of Information Science and Engineering，Southeast University，Nanjing 210096，China)

A type of improved charge pump for digital audio broadcasting(DAB)radio frequency(RF)tuner is realized.An improved cascode current mirror with operational amplifier is used to enable the charge pump current to be well matched in the core part of the proposed circuit.The self-biasing wide-swing current mirror is adopted in the band-gap of the proposed charge pump to offer a wider range output voltage.The folded operational amplifier in the circuit is realized with folded cascode topology for wider common-mode input range and higher gain.The chip is realized in 0.18 μm complementary metal oxide semiconductor(CMOS)process.Measurement results show that the charge pump current is 0.3 mA.The measured current mismatching can be less than 1%in the output voltage range of 0.3 to 1.6 V.The power consumption is 4 mW under a 1.8 V supply voltage.The experimental results show that the proposed topology structure has realized the match of the charge and discharge current and the lower power consumption.

charge pump;phase-locked loop;current mismatch;operational amplifier

TN432

A

1001－0505(2012)06-1047-05

10.3969/j.issn.1001 －0505.2012.06.005

2012-03-17.

唐路(1980—)，男，博士，講師，lutang2k@seu.edu.cn.

國家自然科學(xué)基金資助項目(61106024，61201176)、教育部高等學(xué)校博士學(xué)科點專項科研基金資助項目(20090092120012)、東南大學(xué)科技研究計劃資助項目(KJ2010402).

唐路，王志功，朱存良，等.DAB射頻接收機中的高性能電荷泵設(shè)計［J］.東南大學(xué)學(xué)報:自然科學(xué)版，2012，42(6):1047-1051.［doi:10.3969/j.issn.1001 －0505.2012.06.005］