一種基于FPGA的通用雷達回波實時模擬器

孟慶虎,陶青長,梁志恒,朱 寧

（1.凱邁（洛陽）測控有限公司，河南 洛陽 471009 2.清華大學(xué) 精密儀器與機械學(xué)系，北京100084 3.清華大學(xué) 精密測試技術(shù)及儀器國家重點實驗室，北京100084）

一種基于FPGA的通用雷達回波實時模擬器

孟慶虎1,陶青長2,3,梁志恒2,3,朱 寧2,3

（1.凱邁（洛陽）測控有限公司，河南 洛陽 471009 2.清華大學(xué) 精密儀器與機械學(xué)系，北京100084 3.清華大學(xué) 精密測試技術(shù)及儀器國家重點實驗室，北京100084）

提出了一種基于FPGA的雷達回波實時模擬器的實現(xiàn)方法。該模擬器采用cPCI標準總線，以FPGA為核心計算單元，配有高速數(shù)模、模數(shù)轉(zhuǎn)換模塊，可實現(xiàn)雷達回波信號實時在線注入模擬。該模擬器可實現(xiàn)多種體制下復(fù)雜回波的模擬，具有很好的工程應(yīng)用價值。

雷達回波模擬器;FPGA;并行處理

雷達回波模擬器能夠在實驗室環(huán)境下模擬產(chǎn)生雷達實際工作中所接收到的回波信號，在雷達系統(tǒng)設(shè)計、調(diào)試、測試、訓(xùn)練和維護等工作中發(fā)揮著不可替代的作用[1-3]。隨著電子技術(shù)的日益進步，雷達系統(tǒng)正在向多模式、多通道、高分辨等方向發(fā)展，對模擬器的通用性、實時性等指標提出了更高的要求[4]。

模擬器通?？梢苑譃檐浖M、硬件模擬及軟硬結(jié)合等三種實現(xiàn)方式。軟件模擬具有成本低、靈活性強等優(yōu)點，但實時性差，一般不能直接用于雷達系統(tǒng)的實時調(diào)試和測試[5]。硬件模擬通常采用波存儲回放技術(shù)，實時性好，但通用性差，不能滿足參數(shù)復(fù)雜多變的情況[6-7]。軟硬結(jié)合方式以通用計算機為主控平臺，以高性能嵌入式處理器為運算單元,在具有良好實時性的同時，能夠適應(yīng)復(fù)雜的仿真環(huán)境,是應(yīng)用最為廣泛的模擬方式[5,8]。

FPGA作為高性能數(shù)字信號處理系統(tǒng)中的關(guān)鍵器件，在雷達信號模擬中有著巨大的開發(fā)潛能[9-11]。然而，受制于開發(fā)難度與開發(fā)周期，在傳統(tǒng)的模擬器中，F(xiàn)PGA多用于邏輯功能、時序信號和對外接口的控制，其強大的并行處理能力沒有得到充分利用。

本文以FPGA為核心構(gòu)建了一種通用的雷達回波信號實時模擬系統(tǒng)。該系統(tǒng)采用FPGA作為回波信號模擬的運算單元，充分利用了FPGA資源豐富、并行處理能力強的特點，提高了系統(tǒng)的實時性；采用System Generator開發(fā)回波模擬程序，大大降低了開發(fā)難度，并顯著縮短了研制周期。采用標準工業(yè)總線及模塊化設(shè)計，通用性、兼容性和可擴展性強，可以應(yīng)用于不同體制、不同規(guī)模的雷達系統(tǒng)模擬中。

1 系統(tǒng)方案

通用雷達回波實時模擬器（以下簡稱“模擬器”）由上位機、微波鏈路和回波模擬單元組成，系統(tǒng)框圖如圖1所示。上位機實現(xiàn)人機交互、系統(tǒng)控制、狀態(tài)監(jiān)視等功能。微波鏈路包括下變頻和上變頻模塊，用于實現(xiàn)射頻信號與中頻信號的轉(zhuǎn)換?；夭M單元完成中頻信號采集、數(shù)字下變頻（DDC）、目標模擬、雜波模擬、干擾模擬、數(shù)字上變頻（DUC）和數(shù)模轉(zhuǎn)換等操作，是整個系統(tǒng)的核心模塊。

圖1 模擬器系統(tǒng)框圖

模擬器遵循標準結(jié)構(gòu)規(guī)范，采用cPCI標準總線，可根據(jù)實際需求擴展系統(tǒng)規(guī)模，為工程應(yīng)用提供了便利。為了適應(yīng)不同速率、不同類型的信號傳輸，系統(tǒng)內(nèi)部采用多種互聯(lián)方式。PCI總線用于傳輸控制命令及慢速信號，自定義總線用于高速數(shù)據(jù)流的傳輸，同步定時總線用于系統(tǒng)的時序控制，如圖2所示。

圖2 模擬器內(nèi)部互聯(lián)方式

作為模擬器的重要組成部分，回波模擬單元以高性能FPGA為核心構(gòu)建，用于實現(xiàn)DDC、回波模擬、DUC等功能；同時配以高速A/D和D/A芯片，用于信號采集與回波信號的播放。回波模擬單元由多塊信號處理板組成，單板的邏輯框圖如圖3所示，F(xiàn)PGA采用2片Xilinx公司的XC6VLX240T。芯片采用40 nm技術(shù)，密度高、功耗小，片上具有豐富的邏輯和I/O資源，并集成了大量的信號處理單元（DSP48E），能夠滿足復(fù)雜的回波模擬運算及對外接口的需求。兩片F(xiàn)PGA通過自定義互聯(lián)接口實現(xiàn)高速數(shù)據(jù)通信，用于傳輸中間結(jié)果。ADC采用ADC08D1500，最高采樣率可達1.5 GHz，可以滿足中頻寬帶信號的采樣要求。DAC采用ADI公司的AD9736，最高時鐘頻率為1.2 GHz,具有良好的輸出信號性能。

2 FPGA模擬軟件設(shè)計與實現(xiàn)

雷達回波信號是目標回波、雜波、干擾以及噪聲等疊加后的結(jié)果。不同的雷達體制，對目標、雜波、噪聲及干擾的建模方法有所不同。對于雷達導(dǎo)引頭，可以僅考慮單點目標，只需模擬目標的速度、加速度、距離和功率等信息即可。對于復(fù)雜的高分辨雷達系統(tǒng)，則要求模擬器能夠更為細致地模擬目標回波信號，如動目標、一維距離像及面目標等。

圖4給出了目標回波模擬軟件的功能框圖。該軟件可以模擬點目標以及擴展目標的回波信號。中頻輸入信號在完成DDC后作為回波模擬的基帶基準數(shù)據(jù)，同時用于確定波門和載頻。多普勒計算模塊根據(jù)設(shè)定的目標運動信息及測頻結(jié)果計算每個目標的多普勒頻率。波門信息與目標延遲信息相結(jié)合，用于確定回波信號的位置。復(fù)乘模塊在基準數(shù)據(jù)上加入延遲、多普勒調(diào)制和幅度調(diào)制后得到基帶回波數(shù)據(jù)，再經(jīng)過DUC后通過DAC播放，即可得到中頻回波數(shù)據(jù)。

由于信號處理板卡具有2片F(xiàn)PGA，因此需要將上述各運算模塊分別映射到相應(yīng)的FPGA中。如圖4所示，第一個FPGA實現(xiàn)數(shù)字下混頻、測頻、延遲復(fù)乘等功能，第二個FPGA實現(xiàn)擴展散射點延遲、各點相對多普勒復(fù)乘、數(shù)字上混頻等功能，產(chǎn)生一個簡單目標或一個擴展目標。為了降低開發(fā)難度、縮短開發(fā)周期，運算模塊均采用System Generator開發(fā)。

圖3 信號處理板組成框圖

噪聲模擬的實現(xiàn)方法如圖5所示。首先產(chǎn)生高斯白噪聲隨機序列，F(xiàn)FT后根據(jù)噪聲帶寬進行加窗，得到噪聲序列的頻譜，然后做IFFT，得到時域模板序列。對這個模板序列進行隨機移位疊加，最后根據(jù)測頻結(jié)果進行DUC，將噪聲移到一定的載頻上。根據(jù)實際噪聲帶寬的需求，可以選擇不同寬度的窗函數(shù)，控制調(diào)頻噪聲的帶寬。

雜波/箔條干擾信號模擬采用發(fā)射脈沖與雜波/箔條干擾數(shù)據(jù)卷積的方法進行模擬。雜波/箔條干擾數(shù)據(jù)模型由上位機計算，然后下載到海量存儲板。仿真時，信號處理模塊從海量存儲板讀取雜波/箔條干擾數(shù)據(jù)，與發(fā)射信號進行卷積，得到雜波/箔條干擾回波信號。雜波/箔條干擾信號模擬實現(xiàn)原理框圖如圖6所示。雜波/箔條干擾信號模擬通常采用3塊信號處理板，配合3路微波上變頻，完成和通道、方位差通道、俯仰差通道的雜波模擬。

將上述運算過程生成的目標回波、噪聲、雜波和干擾信號疊加后，即可得到最終的雷達回波信號。

3 系統(tǒng)驗證

分別采用連續(xù)波信號和脈沖信號對系統(tǒng)的功能和性能進行測試。連續(xù)波狀態(tài)下，需要測試模擬器的輸出功率、雜散抑制、動態(tài)范圍、多普勒信號控制性能等指標。脈沖狀態(tài)下，需要測試模擬器的模擬精度、多目標及干擾模擬能力等指標。

圖7給出了連續(xù)波狀態(tài)下某典型頻率的輸出信號實測結(jié)果?？梢钥闯觯敵鳇c頻信號的頻率與輸入信號相差所設(shè)定的多普勒頻率，雜散電平很低，滿足一般雷達系統(tǒng)的要求。表1給出了主要指標的實測結(jié)果，包括輸出功率、、雜散抑制、輸出動態(tài)范圍、多普勒信號頻率范圍與多普勒頻率精度等。

圖8給出了脈沖狀態(tài)下的輸出信號，表2給出了主要指標的實測結(jié)果。

本文介紹了一種基于FPGA嵌入式系統(tǒng)的雷達回波實時模擬器。利用FPGA資源豐富、并行運算能力強的優(yōu)點，提高了系統(tǒng)的集成度與實時性；采用System Generator開發(fā)FPGA軟件，大大降低了開發(fā)難度與開發(fā)周期；通過靈活配置FPGA軟件，可以實現(xiàn)不同體制雷達回波的模擬，具有較強的通用性和擴展性。實驗結(jié)果表明，該模擬器能夠滿足雷達系統(tǒng)半實物仿真的需求，其相關(guān)技術(shù)代表了雷達回波模擬器未來發(fā)展的一個方向，并可應(yīng)用于其他類型的回波模擬中。

[1]MITCHELL R L.Radar signal simulation[M].Norwood:Artech House,1976.

[2]GEORGE L.Airborne radar simulation[M].Dallas:Camber Corporation,1996.

[3]ESKELINEN P,RUOSKANEN J.A baseband Doppler simulator for radar system development[J].IEEE Aerospace and Electronic Systems Magazine,2006,21(1):8-11.

[4]李世雯.雷達多目標模擬器[D].南京:南京理工大學(xué),2005.

[5]徐安林.在線注入式相控陣雷達目標模擬器關(guān)鍵技術(shù)研究[D].長沙:國防科學(xué)技術(shù)大學(xué),2009.

[6]王超,李毅,袁乃昌.高分辨雷達目標回波模擬器設(shè)計[J].系統(tǒng)工程與電子技術(shù),2007,29(8):1268-1270.

[7]王江展,白雪,潘志明,等.DRFM在機載PD雷達寬帶目標模擬器設(shè)計中的應(yīng)用研究[J].信息化技術(shù),2010,36(12):16-19.

[8]陳志偉.基于FPGA的線性調(diào)頻脈沖壓縮雷達目標視頻信號模擬[D].南京:南京理工大學(xué),2007.

[9]苗旺.基于 FPGA的雷達信號模擬器設(shè)計[D].北京:北京理工大學(xué),2008.

[10]李俊杰,何友,宋杰.基于FPGA嵌入式系統(tǒng)的雷達信號模擬器[J].嵌入式技術(shù),2009,35(10):45-52.

[11]馬魁勇,于長軍,位寅生.基于FPGA的雷達目標模擬器的設(shè)計與實現(xiàn)[J].儀器儀表學(xué)報,2006,27(6):870-872.

General real-time radar signal simulator based on FPGA

Meng Qinghu1,Tao Qingchang2,3,Liang Zhiheng2,3,Zhu Ning2,3
(1.CAMA(Luoyang)Measurements&Controls Co.,Ltd.,Luoyang 471009,China;2.Department of Precision Instrument and Mechanology,Tsinghua University,Beijing 100084,China;3.State Key Lab Precision Measurement Technology and Instrument,Tsinghua University,Beijing 100084,China）

A new method of real-time radar echo simulator is put forward.The structure is based on the standard cPCI bus with FPGA as the core computation blocks and high speed ADCs and DACs.The system is highly integrated with several function and interface blocks.It can simulate complicated echoes of different radar.The test results prove its validity and value in engineering applications.

radar signal simulator;FPGA;parallel processing

TN955

A

0258-7998(2012)03-0082-03

2011-10-31)

孟慶虎，男，1970年生，碩士，高級工程師，主要研究方向：測試與仿真。

陶青長，男，1979年生，博士后，主要研究方向：雷達信號處理。

梁志恒，男，1969年生，博士，副研究員，主要研究方向：雷達系統(tǒng)仿真。